[发明专利]一种芯片故障测试装置、系统及方法在审
申请号: | 202110990088.6 | 申请日: | 2021-08-26 |
公开(公告)号: | CN113900006A | 公开(公告)日: | 2022-01-07 |
发明(设计)人: | 邓路超;谢树平;王萌 | 申请(专利权)人: | 湖南艾科诺维科技有限公司 |
主分类号: | G01R31/28 | 分类号: | G01R31/28;G01R1/04 |
代理公司: | 湖南兆弘专利事务所(普通合伙) 43008 | 代理人: | 赵朕毅 |
地址: | 410000 湖南省长沙市开福区伍家岭*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 芯片 故障测试 装置 系统 方法 | ||
1.一种芯片故障测试装置,其特征在于,包括测试板卡,所述测试板卡上设有用于安装被测试的ADC芯片的ADC芯片测试座和用于安装被测试的DAC芯片的DAC芯片测试座,还设有信号输入端口和信号输出端口,所述信号输入端口依次通过被测试的ADC芯片以及被测试的DAC芯片和信号输出端口连接并形成测试通道。
2.根据权利要求1所述的芯片故障测试装置,其特征在于,所述测试板卡上设有第一连接器、第二连接器以及用于将第一连接器与第二连接器相连的线缆,被测试的ADC芯片依次通过第一连接器以及第二连接器和被测试的DAC芯片连接,所述第一连接器输出侧设有第一端子,所述第二连接器输入侧设有第二端子,所述第一端子和被测试的ADC芯片输出端的引脚一一对应,所述第二端子和被测试的DAC芯片输入端的引脚一一对应,且第一端子、第二端子和线缆分别一一对应,且每个第一端子通过线缆与对应的第二端子可拆卸连接。
3.根据权利要求2所述的芯片故障测试装置,其特征在于,所述第一端子、第二端子分别为插孔,所述线缆两端分别设有插头,所述插头插设于对应的插孔中。
4.根据权利要求2所述的芯片故障测试装置,其特征在于,所述线缆为等长线缆。
5.根据权利要求1所述的芯片故障测试装置,其特征在于,所述测试板卡还设有时钟端口,所述时钟端口和被测试的ADC芯片的时钟端以及被测试的DAC芯片的时钟端连接。
6.根据权利要求1所述的芯片故障测试装置,其特征在于,所述测试板卡上还设有配置端口,所述配置端口通过SPI或者I2C总线和被测试的ADC芯片的配置端以及被测试的DAC芯片的配置端连接。
7.根据权利要求1所述的芯片故障测试装置,其特征在于,还包括频谱仪,所述频谱仪的输入端和信号输出端口连接。
8.根据权利要求1所述的芯片故障测试装置,其特征在于,还包括逻辑分析仪,所述逻辑分析仪的输入端和被测试的ADC芯片输出端连接。
9.一种芯片故障测试系统,其特征在于,包括上位机和芯片故障测试装置,所述芯片故障测试装置为权利要求1~8任一所述的芯片故障测试装置,所述上位机和被测试的ADC芯片以及被测试的DAC芯片的配置端连接。
10.一种芯片故障测试方法,应用于权利要求1~7任一所述的芯片故障测试装置,其特征在于,包括以下步骤:
S1)将被测试的ADC芯片安装于ADC芯片测试座,将被测试的DAC芯片安装于DAC芯片测试座;
S2)根据被测试的ADC芯片输出端的引脚定义以及被测试的DAC芯片输入端的引脚定义,分别配置第一连接器输出侧对应的第一端子以及第二连接器输入侧对应的第二端子,将对应的第一端子和对应的第二端子通过线缆连接;
S3)根据被测试的ADC芯片以及被测试的DAC芯片支持的采样率和回放率,将对应的时钟信号输入时钟端口;
S4)将上位机和配置端口连接,配置被测试的ADC芯片以及被测试的DAC芯片的采样率和工作模式;
S5)外部信号源向信号输入端口输入标准测试信号,通过频谱仪查看信号输出端口的输出信号,若输出信号波形满足要求且被测试的ADC芯片以及被测试的DAC芯片性能指标符合预期,则被测试的ADC芯片以及被测试的DAC芯片无故障,结束并退出,否则执行步骤S6);
S6)将线缆与第二端子断开连接,并将线缆连接逻辑分析仪,通过上位机配置被测试的ADC芯片输出递增数或者固定数,通过逻辑分析仪判断是否存在连接性问题或者时序问题,是则被测试的ADC芯片故障,否则被测试的DAC芯片故障。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湖南艾科诺维科技有限公司,未经湖南艾科诺维科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110990088.6/1.html,转载请声明来源钻瓜专利网。