[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供基底，基底包括阻挡区和图形区，基底包括用于形成目标图形的目标层，图形区的目标层上形成有核心层，核心层中形成有贯穿核心层的沟槽；在沟槽的侧壁形成侧墙层；形成侧墙层之后，在阻挡区的沟槽中形成阻挡层，阻挡层覆盖侧墙层的相对侧壁，阻挡层在沟槽的延伸方向上分割相对应的沟槽；形成阻挡层后，去除图形区的核心层，露出目标层的待刻蚀区域；去除核心层之后，以侧墙层和阻挡层为掩膜刻蚀目标层，在目标层中形成目标图形。降低了阻挡层在多次刻蚀工艺中被去除的概率，相应的，提高了在目标层中形成目标图形的图形精度，从而提高了半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。

在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小，这相应增加了集成电路制造的难度和复杂度。

发明内容

本发明实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括阻挡区和图形区，所述基底包括用于形成目标图形的目标层，所述图形区的目标层上形成有核心层，所述核心层中形成有贯穿所述核心层的沟槽；在所述沟槽的侧壁形成侧墙层；形成所述侧墙层之后，在所述阻挡区的所述沟槽中形成阻挡层，所述阻挡层覆盖所述侧墙层的相对侧壁，所述阻挡层在所述沟槽的延伸方向上分割相对应的所述沟槽；形成所述阻挡层后，去除所述图形区的所述核心层，露出所述目标层的待刻蚀区域；去除所述核心层之后，以所述侧墙层和阻挡层为掩膜刻蚀所述目标层，在所述目标层中形成目标图形。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供一种半导体结构的形成方法，在所述阻挡区的所述沟槽中形成阻挡层，所述阻挡层覆盖所述侧墙层的相对侧壁，所述阻挡层在所述沟槽的延伸方向上分割相对应的所述沟槽，在后续去除图形区的核心层、以及以侧墙层和阻挡层作为刻蚀掩膜，在目标层形成目标图形的过程中，由于所述阻挡层沿所述基底表面法线方向的尺寸较大，刻蚀工艺对所述阻挡层的影响较小，降低了所述阻挡层在多次刻蚀工艺中被去除的概率，相应的，提高了在目标层中形成目标图形的图形精度，从而提高了半导体结构的性能。

附图说明

图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；

图5至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式

目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法，分析半导体结构的性能有待提高的原因。

图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图。

参考图1至图2，图1是俯视图，图2是图1沿ab方向的剖视图，提供基底，所述基底包括阻挡区10A和图形区10B，所述基底包括用于形成目标图形的目标层10，所述目标层10的顶部形成有介电层11，所述图形区10B的介电层11上形成有核心层12，所述核心层12的侧壁形成有侧墙层16。

参考图3，在所述阻挡区10A中，去除所述核心层12和侧墙层16露出的所述介电层11，形成贯穿所述介电层11的沟槽13。

参考图4，在所述沟槽13中形成阻挡层17，所述阻挡层17露出所述侧墙层16的侧壁。