[发明专利]一种正则表达式匹配方法、装置、FPGA及介质

权利要求书

1.一种正则表达式匹配方法，其特征在于，应用于FPGA，包括：

接收与所述FPGA相连接的计算机设备发送的待匹配字符串；

通过处于空闲状态的正则表达式匹配模块中的各个正则表达式对所述待匹配字符串进行并行匹配，得到匹配结果；

将所述匹配结果发送给所述计算机设备。

2.根据权利要求1所述的正则表达式匹配方法，其特征在于，所述接收与所述FPGA相连接的计算机设备发送的待匹配字符串，包括：

接收与所述FPGA相连接的计算机设备利用AXI-Stream协议发送的待匹配字符串。

3.根据权利要求1所述的正则表达式匹配方法，其特征在于，所述通过处于空闲状态的正则表达式匹配模块中的各个正则表达式对所述待匹配字符串进行并行匹配之前，还包括：

将处于空闲状态，且模块标识最小的正则表达式匹配模块确定为目标正则表达式匹配模块；

将所述待匹配字符串发送到所述目标正则表达式匹配模块中；

相应地，所述通过处于空闲状态的正则表达式匹配模块中的各个正则表达式对所述待匹配字符串进行并行匹配，包括：

通过所述目标正则表达式匹配模块中的各个正则表达式对所述待匹配字符串进行并行匹配。

4.根据权利要求1所述的正则表达式匹配方法，其特征在于，所述将所述匹配结果发送给所述计算机设备，包括：

当所述正则表达式匹配模块处于计算完成状态时，从所述正则表达式匹配模块中读取所述匹配结果；

将所述匹配结果发送给所述计算机设备。

5.根据权利要求1至4任一项所述的正则表达式匹配方法，其特征在于，所述通过处于空闲状态的正则表达式匹配模块中的各个正则表达式对所述待匹配字符串进行并行匹配，得到匹配结果，包括：

通过所述正则表达式匹配模块对所述待匹配字符串进行预处理；

通过所述正则表达式匹配模块对预处理之后的待匹配字符串进行并行匹配，得到匹配结果。

6.根据权利要求5所述的正则表达式匹配方法，其特征在于，所述通过所述正则表达式匹配模块对所述待匹配字符串进行预处理，包括：

通过所述正则表达式匹配模块中的FIFO缓存器对所述待匹配字符串进行缓存；

通过所述正则表达式匹配模块中的移位寄存器对所述待匹配字符串进行数据位宽转换；

通过所述正则表达式匹配模块中的多时钟寄存器对数据位宽转换后的待匹配字符串进行复制。

7.根据权利要求6所述的正则表达式匹配方法，其特征在于，所述通过所述正则表达式匹配模块对预处理之后的待匹配字符串进行并行匹配，得到匹配结果，包括：

通过所述正则表达式匹配模块中的各个正则表达式对复制出的各份数据位宽转换后的待匹配字符串进行并行匹配，得到正则表达式输出结果；

对所述正则表达式输出结果进行数据位宽转换，得到所述匹配结果。

8.一种正则表达式匹配装置，其特征在于，应用于FPGA，包括：

数据分发模块，用于接收与所述FPGA相连接的计算机设备发送的待匹配字符串；

正则表达式匹配模块，用于通过各个正则表达式对所述待匹配字符串进行并行匹配，得到匹配结果；

数据选择模块，用于将所述匹配结果发送给所述计算机设备。

9.一种FPGA，其特征在于，包括：

存储单元和处理单元；

其中，所述存储单元，用于存储计算机程序；

所述处理单元，用于执行所述计算机程序，以实现权利要求1至7任一项所述的正则表达式匹配方法。

10.一种计算机可读存储介质，其特征在于，用于保存计算机程序，其中，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的正则表达式匹配方法。