[发明专利]一种MOSFET器件及制备方法

说明书

本发明公开了一种MOSFET器件及制备方法，涉及半导体功率器件领域。能够有效的增强栅极的抗静电和抗冲击能力，并通过ESD多晶硅层作为掩膜版阻挡P型体区在外围的注入达到器件耐压的目的。包括：第一导电类型漂移层上设置有源区沟槽，有源区沟槽之间与有源区沟槽的一侧设置第二层第一导电类型源区，有源区沟槽位于MOSFET区域；位于MOSFET区域的非掺杂多晶硅层上设置有第一层第二导电类型体区；非掺杂多晶硅层设置在第一导电类型漂移层上方；位于ESD区域内的非掺杂多晶硅层上设置第一层第二导电类型体区和第一层第一导电类型源区；位于Rg区域内的非掺杂多晶硅层上设置有第一层第二导电类型体区，第一导电类型漂移层内设置有第二层第二导电类型体区。

技术领域

本发明涉及半导体功率器件技术领域，更具体的涉及一种MOSFET器件及制备方法。

背景技术

对于功率器件MOSFE(英文为：Metal-Oxide-Semiconductor Field-EffectTransistor，中文为：金属氧化物半导体场效晶体管)器件，目前一些应用领域中为了追求更低的内阻，主要通过减小各个关键尺寸的宽度来增加器件原胞密度来实现，但器件关键尺寸的减小势必压缩栅氧化层的厚度，从而降低器件栅极的抗静电和抗冲击能力。

发明内容

本发明实施例提供一种MOSFET器件及制备方法，能够有效的增强栅极的抗静电和抗冲击能力，并通过ESD多晶硅层作为掩膜版阻挡P型体区在外围的注入达到器件耐压的目的。

本发明实施例提供一种MOSFET器件，包括：有源区沟槽，MOSFET区域、ESD区域，Rg区域，第一导电类型漂移层、第一层第二导电类型体区、第二次第二导电类型体区、第一层第一导电类型源区和第二层第一导电类型源区；

所述第一导电类型漂移层上设置所述有源区沟槽，所述有源区沟槽之间与所述有源区沟槽的一侧设置所述第二层第一导电类型源区，所述有源区沟槽位于所述MOSFET区域；

位于所述MOSFET区域的所述非掺杂多晶硅层上设置有第一层第二导电类型体区，所述第一导电类型漂移层内设置所述第二层第二导电类型体区；所述非掺杂多晶硅层设置在所述第一导电类型漂移层上方；

位于所述ESD区域内的所述非掺杂多晶硅层上设置第一层第二导电类型体区和第一层第一导电类型源区，且所述第一层第一导电类型源区位于第一层第二导电类型体区内；

位于Rg区域内的所述非掺杂多晶硅层上设置有第一层第二导电类型体区，所述第一导电类型漂移层内设置有第二层第二导电类型体区。

优选地，所述位于所述MOSFET区域的第一层第二导电类型体区在垂直方向上的投影与第二层第二导电类型体区不重合；

所述有源区沟槽之间的第二层第一导电类型源区上设置有接触孔，通过所述接触孔与设置在第二隔离氧化层上的金属层相接触，形成源极区金属层。

优选地，所述位于所述ESD区域内第一层第二导电类型体区在垂直方向上的投影与第二层第二导电类型体区不重合；

所述位于Rg区域内第一层第二导电类型体区在垂直方向上的投影与第二层第二导电类型体区不重合。

优选地，所述位于所述ESD区域内的所述第一层第一导电体类型体区上的两块不接触的所述第一层第一导电类型源区上分别设置两个接触孔；位于所述Rg区域内所述第一层第一导电体类型体区上设置两个接触孔；

靠近所述MOSFET区域的所述ESD区域内的一个所述接触孔与设置在第二隔离氧化层上的金属层相接触，形成栅极多晶硅--Rg区连接金属层；

靠近所述Rg区域的所述ESD区域内的另一个所述接触孔与设置在第二隔离氧化层上的金属层相接触，靠近所述ESD区域内的所述Rg区域的一个所述接触孔与设置在第二隔离氧化层上的金属层相接触，形成Rg区--ESD区连接金属层；