[发明专利]用于串行EEPROM的新的存储器架构在审
申请号: | 202111038221.4 | 申请日: | 2021-09-06 |
公开(公告)号: | CN114155890A | 公开(公告)日: | 2022-03-08 |
发明(设计)人: | L·穆里洛 | 申请(专利权)人: | 意法半导体(鲁塞)公司 |
主分类号: | G11C8/08 | 分类号: | G11C8/08;G11C7/12 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 董莘 |
地址: | 法国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 串行 eeprom 存储器 架构 | ||
1.一种电可擦除可编程只读存储器类型的存储器,被布置在半导体衬底中和半导体衬底上,所述存储器包括:
多个存储器单元,所述多个存储器单元被组织在以矩阵方式排列成行和列的存储器平面中,每个存储器单元包括:
状态晶体管,所述状态晶体管包括源极区、漏极区、注入窗口、控制栅极和浮置栅极,所述注入窗口位于所述漏极的一侧;和
隔离晶体管,具有源极区、漏极区和栅极;以及
隔离屏障,包括:
掩埋层;以及
至少一个壁,从所述掩埋层延伸到所述衬底的表面,
其中所述至少一个壁垂直于所述掩埋层,以及
其中所述隔离屏障形成内部衬底,所述内部衬底围绕所述存储器单元中的至少一个存储器单元,并且将所述至少一个存储器单元与所述衬底的其余部分隔离。
2.根据权利要求1所述的存储器,
其中所述状态晶体管的所述控制栅极被连接到所述存储器的控制栅极线,
其中所述隔离晶体管的所述源极区被连接到所述存储器的源极线,
其中所述隔离晶体管的所述栅极被连接到所述存储器的字线,以及
其中所述状态晶体管的所述漏极区被连接到位线。
3.根据权利要求2所述的存储器,其中所述隔离屏障被配置为将所述存储器平面的所有存储器单元隔离在一起。
4.根据权利要求3所述的存储器,还包括:电路装置,用于擦除存储器字,所述电路装置被配置为:
使所述位线浮置,
将第一正电压施加至与要被擦除的存储器字的所述存储器单元相关联的所述控制栅极线,
将与要被擦除的所述存储器字不相关联的所述存储器单元的所述控制栅极线接地,
将所述字线接地,
将所述源极线接地,以及
将所述内部衬底接地。
5.根据权利要求4所述的存储器,其中所述第一正电压和地之间的差通过将电子的电荷注入所述状态晶体管的所述浮置栅极而实现福勒-诺德海姆效应。
6.根据权利要求2所述的存储器,其中所述隔离屏障被配置为将属于所述存储器平面的列的所有所述存储器单元隔离在一起。
7.根据权利要求6所述的存储器,还包括:电路装置,用于擦除存储器字,所述电路装置被配置为:
使所述位线浮置,
将第二正电压施加至与要被擦除的存储器字的所述存储器单元相关联的所述控制栅极线,
将与要被擦除的所述存储器字不相关联的所述存储器单元的所述控制栅极线接地,
将所述字线接地,
将第一负电压施加至所述源极线,以及
将所述第一负电压施加至所述内部衬底。
8.根据权利要求7所述的存储器,其中所述第二正电压和所述第一负电压之间的电压差通过将电子的电荷注入所述状态晶体管的所述浮置栅极而实现福勒-诺德海姆效应。
9.根据权利要求2所述的存储器,还包括:电路装置,用于编程存储器字,所述电路装置被配置为:
将正电压施加至要被编程的所述存储器字的所述存储器单元的所述位线,
将正电压施加至不要被编程的所述存储器单元的所述位线,施加至不要被编程的所述存储器单元的所述位线的所述正电压小于施加至要被编程的所述存储器单元的所述位线的所述正电压,
将负电压施加至与要被编程的所述存储器字相关联的所述存储器单元的所述控制栅极线,
将正电压施加至与要被编程的所述存储器字位于同一列上的所述存储器单元的所述控制栅极线,
将与要被编程的所述存储器字不相关联的所述存储器单元的所述控制栅极线接地,
将所述字线接地,
将正电压施加至所述源极线,以及
将所述内部衬底接地。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司,未经意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111038221.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:电子设备及用于电子设备的方法
- 下一篇:运算放大器