[发明专利]一种硅基氮化镓单片集成电路

说明书

本发明公开了一种硅基氮化镓单片集成电路，涉及集成电路技术领域，包括：衬底；位于衬底一侧的外延结构；外延结构包括第一开口和第二开口，沿垂直于衬底所在平面的方向，第一开口及第二开口均贯穿外延结构；其中，第一开口包括负压产生器，第二开口包括氮化镓晶体管，且负压产生器与所述氮化镓晶体管电连接。本发明通过在同一衬底上单片集成负压产生器和氮化镓晶体管，实现了硅CMOS负压产生器和氮化镓射频集成电路的近距离、紧凑集成，不仅能够减小最终电路的体积、减少封装成本，同时也可以抑制引线延迟，提高了整个电路的可靠性。

技术领域

本发明属于集成电路技术领域，具体涉及一种硅基氮化镓单片集成电路。

背景技术

随着微电子技术的不断发展，以氮化镓为代表的第三代宽禁带半导体材料具有更大的禁带宽度、更高的临界击穿电场和较高的电子饱和漂移速度等优点，因而成为微波/毫米波系统领域应用的理想材料。同时，由于氮化镓材料的临界电场强度是硅材料的11倍，氮化镓异质结结构的二维电子气的迁移率也比硅材料的迁移率高两倍左右，而氮化镓材料的Baliga优值系数要比硅材料高1400倍左右，因此氮化镓在电力电子器件领域也有非常大的潜力。

目前，氮化镓功率器件逐渐应用于高速大功率的电子系统中。氮化镓材料具有较强的自发极化系数，常规的氮化镓高电子迁移率晶体管属于常开型(也称耗尽型)，即氮化镓高电子迁移率晶体管的栅极电压的静态工作点一般为负值，关断状态也需要一个负电压。但是，一般电路系统的电源电压均为正值，因此需要一个负压产生电路，来提供氮化镓高电子迁移率晶体管工作所需要的负电压并关断氮化镓器件。

相关技术中，射频和电源管理电路系统多使用独立的、基于硅CMOS集成电路的负电压产生电路，负电压产生电路和基于氮化镓高电子迁移率晶体管的射频电路使用不同工艺、在不同的工厂制造，两者各自封装成模块后通过引线连接，上述方法中负电压产生电路和基于氮化镓高电子迁移率晶体管不仅占用的面积较大，封装成本也比较高。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种硅基氮化镓单片集成电路。本发明要解决的技术问题通过以下技术方案实现：

本发明提供一种硅基氮化镓单片集成电路，其特征在于，包括：衬底；

位于所述衬底一侧的外延结构；

所述外延结构包括第一开口和第二开口，沿垂直于衬底所在平面的方向，所述第一开口及所述第二开口均贯穿所述外延结构；其中，所述第一开口包括负压产生器，所述第二开口包括氮化镓晶体管，且所述负压产生器与所述氮化镓晶体管电连接。

在本发明的一个实施例中，所述负压产生器包括第一沟道区，所述氮化镓器件包括第二沟道区；

沿负压产生器指向氮化镓晶体管的方向，所述第一沟道区与所述第二沟道区之间的距离为L，其中，L≤100μm。

在本发明的一个实施例中，所述负压产生器包括第一三族氮化物层、第一介质层、硅外延层和第二介质层；

其中，沿垂直于衬底所在平面的方向，第一介质层位于所述第一三族氮化物层远离所述衬底的一侧，硅外延层位于所述第一介质层和所述第二介质层之间。

在本发明的一个实施例中，所述氮化镓晶体管包括第二三族氮化物层和第三介质层，其中，所述第三介质层位于所述第二三族氮化物层远离所述衬底的一侧。

在本发明的一个实施例中，所述第一三族氮化物层与所述第二三族氮化物层同层制作。

在本发明的一个实施例中，还包括第一电极和第二电极，其中，所述第一电极位于所述硅外延层远离所述第一介质层一侧的表面，所述第二电极位于所述第二三族氮化物层远离所述衬底一侧的表面。