[发明专利]鳍式半导体器件的制备方法

说明书

本发明提供了一种鳍式半导体器件的制备方法，包括：提供基底，所述基底包括PMOS区域和NMOS区域，在所述PMOS区域的基底上形成第一鳍片材料层；在所述基底上形成第二鳍片材料层，所述第二鳍片材料层保形地覆盖所述NMOS区域的基底及所述第一鳍片材料层；在所述第二鳍片材料层上保形地形成掩模层；研磨以去除部分厚度的所述掩模层；刻蚀以去除所述掩模层、所述PMOS区域的第二鳍片材料层及所述NMOS区域的部分厚度的第二鳍片材料层；在所述NMOS区域形成所述NMOS管的鳍片及在所述PMOS区域形成所述PMOS管的鳍片；本发明减小了NMOS管的鳍片与PMOS管的鳍片的高度差。

技术领域

本发明涉及半导体技术领域，尤其涉及一种鳍式半导体器件的制备方法。

背景技术

鳍式场效应晶体管(Fin Field effect transistor，FinFET)是一种互补式金属氧化半导体场效应晶体管，包括垂直型的沟道结构，也称鳍片，鳍片两侧被栅极结构包围，FinFET结构使得器件更小，性能更高，鳍片式半导体器件已被广泛用在存储器和逻辑器件领域中。随着器件尺寸的不断缩减，为了提高鳍式场效应晶体管中的载流子迁移率，以提高该晶体管的性能，一般鳍式场效应晶体管中的PMOS管会采用锗硅形成鳍片，以提高PMOS管的载流子的迁移率，而NMOS管仍然采用硅形成鳍片，而硅和锗硅位于不同区域，若直接采用化学机械研磨同时对硅和锗硅的表面进行平坦化，易对硅和锗硅的表面造成损伤，并且导致锗硅和硅表面的平坦性较差，平坦性较差会导致PMOS管的鳍片和NMOS管的鳍片的高度存在差异，从而影响器件的工作速度。

发明内容

本发明的目的在于提供一种鳍式半导体器件的制备方法，以减小NMOS管的鳍片与PMOS管的鳍片的高度差。

为了达到上述目的，本发明提供了一种鳍式半导体器件的制备方法，包括：

提供基底，所述基底包括PMOS区域和NMOS区域，所述PMOS区域用于形成PMOS管，所述NMOS区域用于形成NMOS管，在所述PMOS区域的基底上形成第一鳍片材料层；

在所述基底上形成第二鳍片材料层，所述第二鳍片材料层保形地覆盖所述NMOS区域的基底及所述第一鳍片材料层；

在所述第二鳍片材料层上保形地形成掩模层；

以所述第二鳍片材料层为研磨停止层，研磨以去除部分厚度的所述掩模层；

刻蚀以去除所述掩模层、所述PMOS区域的第二鳍片材料层及所述NMOS区域的部分厚度的第二鳍片材料层，以使所述NMOS区域的第二鳍片材料层的顶面和所述PMOS区域的第一鳍片材料层的顶面齐平，且刻蚀所述掩模层的速率与刻蚀所述第二鳍片材料层的速率相等；以及，

刻蚀所述NMOS区域的第二鳍片材料层和所述PMOS区域的第一鳍片材料层，以在所述NMOS区域形成所述NMOS管的鳍片及在所述PMOS区域形成所述PMOS管的鳍片。

可选的，所述第一鳍片材料层的材质包括锗硅；和/或，所述第二鳍片材料层的材质包括硅。

可选的，采用干法刻蚀工艺刻蚀以去除所述掩模层、所述PMOS区域的第二鳍片材料层及所述NMOS区域的部分厚度的第二鳍片材料层时，所述干法刻蚀工艺的刻蚀气体包括CF₄和CHF₃，所述CF₄和所述CHF₃的流量比例为5:1～10:1。

可选的，在所述PMOS区域的基底上形成第一鳍片材料层时，所述第一鳍片材料层的厚度为

可选的，在所述基底上形成第二鳍片材料层时，所述NMOS区域的第二鳍片材料层的顶面比所述PMOS区域的第一鳍片材料层的顶面高

可选的，在所述第二鳍片材料层上保形地形成掩模层时，所述掩模层的厚度为

可选的，所述掩模层的材质包括氧化硅或氮化硅。