[发明专利]锁存器单元电路及锁存器

说明书

本发明涉及电子技术领域，公开了一种锁存器单元电路及锁存器，包括：包括第一反相器、第二反相器、第三薄膜晶体管、第四薄膜晶体管、第一存储电容和第二存储电容；第一反相器通过第三薄膜晶体管与第二反相器的输入端连接，第一反相器通过第四反相器的输出端连接，第二反相器的输入端与接地端连接第一存储电容，锁存器的输出端与第二存储电容连接，通过第一反相器和第二反相器对输入电平进行反相，提高了锁存器的反相能力，锁存器单元电路由薄膜晶体管和存储电容组成，降低制备的成本且便于大面积制备，提高锁存器单元电路的集成化。

技术领域

本发明涉及电子技术领域，尤其涉及一种锁存器单元电路及锁存器。

背景技术

在数字电路中，锁存器是一种对脉冲电平敏感的存储单元电路，可以在特定输入脉冲电平的作用下改变状态。

现有技术中，主要采用两种方法制作锁存器，一种是利用硅基晶体制作的RS锁存器；另一种是利用硅基晶体管制作的D锁存器。这两种锁存器由较多硅基电路元件组成，会带来较高的功耗，同时无法在琉璃或者柔性衬底上制备，大面积制作成本较高，不利于电路集成化。

发明内容

本发明提供一种锁存器单元电路及锁存器，以提高数字电路中锁存器电路的集成化。

本发明提供一种锁存器单元电路，包括第一反相器、第二反相器、第三薄膜晶体管、第四薄膜晶体管、第一存储电容和第二存储电容；

所述第一反相器包括第一输入端、第一输出端和第四输入端，所述第一反相器的第一输入端与输入信号连接，所述第一反相器的第一输出端与所述第三薄膜晶体管的漏极连接；所述第二反相器包括第二输入端、第三输入端和第三输出端；所述第一反相器的第四输入端与所述第二反相器的第三输入端、外部电源连接，所述第三薄膜晶体管的源极与所述第二反相器的第二输入端连接，所述第二反相器的第三输出端作为所述锁存器单元电路的输出端；

所述第三薄膜晶体管的栅极与控制信号连接，所述第四薄膜晶体管的栅极与控制信号连接；

所述第一存储电容的一端与所述第二反相器的第二输入端连接，所述第一存储电容的另一端接地；所述第二存储电容的一端与所述第二反相器的第三输出端连接，所述第二存储电容的另一端接地；

所述第一反相器的第一输入端与所述第四薄膜晶体管的漏极连接，所述第四薄膜晶体管的源极与所述第二反相器的第三输出端连接。

一种锁存器，包括上述锁存器单元电路。

本发明提供一种锁存器单元电路及锁存器，其中，锁存器单元电路包括第一反相器、第二反相器、第三薄膜晶体管、第四薄膜晶体管、第一存储电容和第二存储电容；第一反相器的第一输入端作为锁存器单元电路的输入端，第二反相器的第三输出端作为锁存器单元电路的输出端，第一反相器的第一输出端与第三薄膜晶体管的漏极连接，第三薄膜晶体管的源极与第二反相器的第二输入端连接，第一反相器的第一输入端与第四薄膜晶体管的漏极连接，第四薄膜晶体管的源极与第二反相器的第三输出端连接，第一反相器的第四输入端与第二反相器的第三输入端、外接电源连接，其中，第一存储电容的一端与第二反相器的第二输入端连接，第一存储电容的另一端接地；第二存储电容的一端与第二反相器的第三输出端连接，第二存储电容的另一端接地，通过两个反相器对输入电平的反相，提高了锁存器的反相能力，薄膜晶体管便于调整阈值电压，从而适应不同的输入信号幅值，另外，锁存器单元电路由薄膜晶体管与存储电容构成，结构简单，可以在柔性衬底上制作，制作工艺简单，便于提高锁存器单元电路的集成化。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中锁存器单元电路的电路图；