[发明专利]半导体器件的制造方法及半导体器件

说明书

本发明提供一种半导体器件的制造方法及半导体器件，在所述半导体器件的制造方法中，先在半导体器件芯片中第一金属接触结构的临近设置多个第一虚拟金属接触结构，以对后续刻蚀引起的静电进行分摊引流；此外，在电路芯片中，增设有与第一虚拟金属接触结构电连接的静电消除电路，以通过静电消除电路能捕获或者消除第一虚拟金属接触结构上积累的静电，进一步强化对静电的分摊引流效果，从而能大大降低通过第一金属接触结构及第二金属接触结构传导到电路芯片上控制电路中的静电量，能有效避免刻蚀引起的静电对控制电路的损坏，增强了电路芯片上控制电路的结构稳定性和可靠性。

[相关申请案]

本申请为中国专利申请案CN202011169455.8《三维存储器的制造方法及三维存储器》(申请日：2020年10月28日)的分案申请。

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种半导体器件的制造方法及半导体器件。

背景技术

三维存储器是一种堆栈数据单元的技术，目前已可实现32层及以上数据单元的堆栈，其克服了平面存储器实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。

但是，在目前的三维存储器的制造方法中，在阵列芯片和电路芯片键合之后，还需要刻蚀阵列芯片的衬底，将金属互连结构从阵列芯片的背面引出，这需要用到等离子体刻蚀和沉积等工艺，其中，等离子体刻蚀的离子带有大量静电，静电会顺着金属互连结构传到电路芯片中的各个控制电路之中，造成控制电路的结构损坏，导致三维存储器的可靠性下降。

因此，如何有效降低阵列芯片和电路芯片键合后的刻蚀沉积等工艺对电路芯片中控制电路结构的损坏，是目前亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种能分流与消耗静电的三维存储器的制造方法，用于解决上述技术问题。

为实现上述目的及其他相关目的，本发明提供一种三维存储器的制造方法，包括：

提供具有第一衬底的阵列芯片，所述第一衬底具有相对设置的正面和背面，所述第一衬底的正面包括核心阵列区和边缘连接区，所述阵列芯片包括设置在所述核心阵列区上的存储阵列结构、设置在所述边缘连接区上的第一金属接触结构以及设置在所述边缘连接区上且绕着所述第一金属接触结构设置的第一虚拟金属接触结构；

提供具有第二衬底的电路芯片，所述电路芯片包括设置在所述第二衬底上的控制电路、静电消除电路、与所述控制电路电连接的第二金属接触结构以及与所述静电消除电路电连接的第二虚拟金属接触结构；

键合所述阵列芯片与所述电路芯片，使得所述第一金属接触结构与所述第二金属接触结构电连接，所述第一虚拟金属接触结构与所述第二虚拟金属接触结构电连接；

刻蚀所述第一衬底的背面，在所述第一衬底上形成接触孔，所述接触孔暴露出所述第一金属接触结构。

可选地，形成所述阵列芯片的步骤包括：

在所述核心阵列区上形成堆叠结构，在所述边缘连接区上形成第一介电结构；

在所述堆叠结构中形成所述存储阵列结构，在所述第一介电结构中形成多个所述第一金属接触结构及多个所述第一虚拟金属接触结构。

可选地，多个所述第一虚拟金属接触结构绕着至少一个所述第一金属接触结构设置，或者一个所述第一金属接触结构周围设置有一个所述第一虚拟金属接触结构。

可选地，形成所述电路芯片的步骤包括：

在所述第二衬底中形成多个相互独立的所述控制电路与所述静电消除电路；

在所述第二衬底上形成第二介电结构，在所述第二介电结构中形成所述第二金属接触结构与所述第二虚拟金属接触结构。