[发明专利]浮置接触孔的形成方法及半导体器件

说明书

本发明涉及一种浮置接触孔的形成方法及半导体器件，所述方法包括：获取衬底，衬底上形成有隧道氧化层和多个栅极；形成金属硅化物阻挡层；形成自对准金属硅化物；形成层间介质层；在层间介质层上光刻得到光刻胶图案，光刻胶图案包括浮置接触孔中间的小胶条；以光刻胶图案为刻蚀掩膜层，刻蚀浮置接触孔。本发明通过控制曝光条件得到厚度比其余保留的光刻胶更小的胶条，浮置接触孔的刻蚀速率被该小胶条减缓，因此金属硅化物阻挡层无需做厚就能保证浮置接触孔底部的氧化层有足够厚度从而确保足够的器件耐压，而厚度小的金属硅化物阻挡层有利于避免在小线宽的逻辑器件/存储器的相邻栅极之间形成空洞，从而可以达到最小面积和最优的经济收益。

技术领域

本发明涉及半导体制造领域，特别是涉及一种浮置接触孔的形成方法，还涉及一种半导体器件。

背景技术

浮置接触孔(Floating contact，以下简称为Floating CT)可以起到RESURF(降低表面电场)效果，是提高器件性能的一个重要手段。为了达到RESURF效果，对Floating CT尺寸有要求，一般为漂移区长度的30～40％。Floating CT实际就是一个比较大的深槽，在刻蚀时相对于普通小孔刻蚀速率要快很多。为了保证足够的器件耐压，Floating CT孔底需要保留足够厚度的氧化层。所以为了保证足够的工艺窗口，需要大幅度增加SAB(SilicideArea Block，金属硅化物阻挡层)的氧化层厚度，保证Floating CT耐压足够。

为了提高集成电路性能，缩小面积，BCD(Bipolar-CMOS-DMOS)工艺与逻辑器件(logic)、存储器(memory)集成是未来发展方向。为了达到最大经济收益，逻辑器件和存储器线宽越来越小，逻辑器件(或存储器)的多晶硅栅(GT)之间的间距很小，SAB的氧化层厚度增加会导致多晶硅栅间填充出现空洞(void)，参见图1。图1左侧示出了示例性(BL)的器件剖面的电子显微镜照片，右侧示出了制造过程中沉积的SAB的氧化层比左侧厚的器件剖面(其余条件均与左侧器件相同)的电子显微镜照片，可以看到SAB的氧化层厚度增加后在椭圆框位置处形成了空洞。该空洞会影响电路性能，造成低良。要保证器件有足够耐压需增厚SAB的氧化层厚度，而增厚SAB氧化层的厚度却带来了空洞的问题，影响器件的电学性能。

发明内容

基于此，有必要提供一种能够避免在相邻的栅极之间形成空洞的浮置接触孔的形成方法。

一种浮置接触孔的形成方法，包括：获取衬底，所述衬底上形成有隧道氧化层和多个栅极；沉积、光刻并刻蚀金属硅化物阻挡层，从而使所述隧道氧化层上、所述栅极上及相邻的栅极之间形成金属硅化物阻挡层；在未形成金属硅化物阻挡层的位置形成自对准金属硅化物；在所述栅极上、金属硅化物阻挡层上及自对准金属硅化物上形成层间介质层；在所述层间介质层上涂覆光刻胶，通过接触孔光刻版对所述光刻胶进行曝光然后显影，得到光刻胶图案；所述接触孔光刻版包括浮置接触孔图形，所述浮置接触孔图形包括光刻胶保留区，所述光刻胶保留区的透光性与浮置接触孔图形的其余区域的透光性相反，所述其余区域曝光对应的光刻胶图案在显影时被去除，所述曝光通过控制曝光条件使所述光刻胶保留区曝光对应的光刻胶图案在显影时被部分去除；以所述光刻胶图案为刻蚀掩膜层，刻蚀所述层间介质层和金属硅化物阻挡层，得到浮置接触孔。

在其中一个实施例中，所述光刻胶是正胶，所述光刻胶保留区为遮光区，所述其余区域为透光区；所述通过控制曝光条件使所述光刻胶保留区曝光对应的光刻胶图案在显影时被部分去除，包括使所述光刻胶过曝。

在其中一个实施例中，所述光刻胶保留区的宽度占整个浮置接触孔图形的宽度的30％～40％。

在其中一个实施例中，所述浮置接触孔形成于横向扩散金属氧化物半导体场效应管的漂移区上方。

在其中一个实施例中，所述浮置接触孔的至少一部分结构位于所述漂移区上方。

在其中一个实施例中，所述浮置接触孔的宽度为所述漂移区的长度的30％～40％，所述浮置接触孔的宽度方向与所述漂移区的长度方向平行。