[发明专利]一种DDR自适应方法及自适应电路在审
| 申请号： | 202111066564.1 | 申请日： | 2021-09-13 |
| 公开（公告）号： | CN113867813A | 公开（公告）日： | 2021-12-31 |
| 发明（设计）人： | 张春;陈刚;潘浩 | 申请（专利权）人： | 广州朗国电子科技股份有限公司 |
| 主分类号： | G06F9/4401 | 分类号： | G06F9/4401;G06F13/40;G06F3/05;H03M1/12 |
| 代理公司： | 广州市专注鱼专利代理有限公司 44456 | 代理人： | 张志鹏 |
| 地址： | 510000 广东省广州市黄埔区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 ddr 自适应 方法 电路 | ||
1.一种DDR自适应方法，其特征在于，包括以下步骤：
根据所需的DDR容量值设置DDR自适应电路中的下拉电阻的阻值，并在PCB板对应的位置处焊接该阻值的电阻；
主芯片检测其ADC端口的电压值，在存储器中存储的对应关系表中查找该ADC端口的电压值对应的DDR配置文件；
调用查找的DDR配置文件并运行。
2.根据权利要求1所述的DDR自适应方法，其特征在于，所述对应关系表中记录有提前设置好的DDR容量——下拉电阻阻值——ADC端口的电压值——DDR配置文件的对应关系。
3.根据权利要求1所述的DDR自适应方法，其特征在于，PCB板上提前规划有若干个下拉电阻的焊盘位置，每个焊盘位置附近有对应的丝印名称，每一种丝印名称对应一个固定的阻值。
4.一种DDR自适应电路，其特征在于，包括主芯片、电阻RL26、上拉电阻RL169和若干个并联的下拉电阻；所述主芯片至少有一个ADC端口；电阻RL169的一端连接电压VCC，另一端连接电阻RL26的一端和若干个并联的下拉电阻的一端；电阻RL26的另一端连接到主芯片的ADC端口；若干个并联的下拉电阻的另一端接地；根据所需的DDR容量值设置下拉电阻的阻值。
5.根据权利要求4所述的DDR自适应电路，其特征在于，所述若干个并联的下拉电阻包括并联的电阻DDR2G、电阻DDR3G、电阻DDR4G、电阻DDR5G、电阻DDR6G、电阻DDR7G和电阻DDR8G。
6.根据权利要求4所述的DDR自适应电路，其特征在于，每一个下拉电阻在PCB板上对应一个固定位置的焊盘。
7.根据权利要求6所述的DDR自适应电路，其特征在于，每一个下拉电阻焊盘上焊接固定阻值的电阻。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广州朗国电子科技股份有限公司，未经广州朗国电子科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111066564.1/1.html，转载请声明来源钻瓜专利网。
