[发明专利]一种硅基电容集成结构及其制备方法

说明书

本发明提供了一种硅基电容集成结构及其制备方法，该硅基电容集成结构包括：衬底，隔离层，隔离层形成在衬底上；下电极层，下电极层设置在隔离层上；台阶结构，台阶结构设置在下电极层上，台阶结构内包围有至少一层介电层，介电层覆盖在下电极层上；上电极层，上电极层覆盖在介电层上；其中，台阶结构分隔介电层与上电极层的打线区域。基于上述结构，台阶结构能够分隔介电层与上电极层的打线区域，这样使得该电容的打线区域位于台阶结构的外部，避免打线应力集中在介电层内，从而避免电容的薄膜区域被击穿的情况发生，实现了可视化嵌埋电容结构。

技术领域

本发明涉及电容结构，具体涉及一种硅基电容机构及其制备方法。

背景技术

由于半导体激光器具有制作简单、体积小、重量轻、工作寿命长、效率高等优点，使其在光通信、光泵浦、光存储和激光显示等领域得到广泛应用。

目前的半导体激光器，一般采用TO管座进行封装，传统的TO里面，激光器芯片热沉是氮化铝薄膜电路，将电容、电阻等元器件通过打线方式与芯片实现连接。利用成熟的硅工艺，可以设计并实现高频TO基板，实现电阻电容等元件集成，节省物料和简化TO的组装工序。

但是硅基集成的电容是薄膜形式，一般是金属间有一层介电薄膜，厚度一般小于1微米。薄膜电容不适合打线工艺，打线过程的应力会损伤薄的介电层，导致电容失效或者带来长期工作的可靠性问题。

发明内容

本发明所要解决的技术问题是：针对现有技术中硅基薄膜电容打线过程中，打线应力损伤介电层，导致电容失效的技术缺陷，提供一种硅基电容集成结构及其制备方法。

为解决上述技术问题，本发明提供了一种硅基电容集成结构，包括：衬底，隔离层，隔离层形成在衬底上；下电极层，下电极层设置在隔离层上；台阶结构，台阶结构设置在下电极层上，台阶结构内包围有至少一层介电层，介电层覆盖在下电极层上；上电极层，上电极层覆盖在介电层上；其中，台阶结构分隔介电层与上电极层的打线区域。

在本发明提供的硅基电容集成结构中，还可以具有这样的特征：下电极层的面积、上电极层的面积均大于介电层。

在本发明提供的硅基电容集成结构中，还可以具有这样的特征：下电极层连接有与外界电元件连接的引线，引线形成下电极层的打线区域。

在本发明提供的硅基电容集成结构中，还可以具有这样的特征：台阶结构上与引线相对应的位置处开设有开口区。

在本发明提供的硅基电容集成结构中，还可以具有这样的特征：上电极层的打线区域与下电极层分隔。

在本发明提供的硅基电容集成结构中，还可以具有这样的特征：台阶结构和介电层的材料为二氧化硅、氮化硅、氧化锆、或氧化铪。

在本发明提供的硅基电容集成结构中，还可以具有这样的特征：介电层的材料为氮化硅；台阶结构的材料为二氧化硅，高度为500埃米到2微米。

在本发明提供的硅基电容集成结构中，还可以具有这样的特征：衬底的材料为硅、玻璃或者陶瓷，隔离层为二氧化硅薄膜，厚度为0.2微米到1微米。

在本发明提供的硅基电容集成结构中，还可以具有这样的特征：下电极层为铝、铜、金、银、多晶硅或单晶硅，厚度为0.1微米到1微米。

在本发明提供的硅基电容集成结构中，还可以具有这样的特征：上电极层为金、钛、铝、铜以及银中的一种或者多种。

本发明还提供了一种硅基电容集成结构的制备方法，包括一下步骤：选衬底；在硅衬底上形成隔离层；在隔离层上形成下电极层，并在下电极层上形成下电极和引线；在下电极层上形成台阶结构，并在台阶结构包围内沉积介电层；在下电极层上刻蚀出下电极的引线区域；在介电层上沉积上电极层。