[发明专利]半导体电路及其制造方法

说明书

本公开涉及半导体电路及其制造方法。一种(修整跟随器电路的跟随器电压的)电路包括拉低电路和抗噪电路。拉低电路连接在跟随器节点和第一参考电压之间。拉低电路响应第二参考电压。跟随器节点能连接到跟随器电路。抗噪电路连接在跟随器节点和第二参考电压之间。抗噪电路被配置为保护跟随器节点处的跟随器电压不因电容耦合到跟随器节点的噪声电压而失真。

技术领域

本公开总体涉及半导体电路及其制造方法。

背景技术

使用拉低(Tie-low)电路将标准单元接地，而不是使标准单元直接接 地。拉低电路从而用于静电放电保护。拉低电路通常通过门控电源电压来 操作，该门控电源电压激活和停用拉低电路。

发明内容

根据本公开的一方面，提供了一种修整跟随器电路的跟随器电压的电 路，该电路包括：拉低电路，连接在跟随器节点和第一参考电压之间，所 述拉低电路响应第二参考电压，所述跟随器节点能连接到所述跟随器电路； 以及抗噪电路，连接在所述跟随器节点和所述第二参考电压之间，所述抗 噪电路被配置为保护所述跟随器节点处的所述跟随器电压不因电容耦合到 所述跟随器节点的噪声电压而失真。

根据本公开的一方面，提供了一种保护电路免受寄生噪声影响的方法， 该方法包括：在跟随器电路处接收第一电源电压，所述跟随器电路耦合到 跟随器节点，所述第一电源电压被配置为处于第一状态或第二状态；在拉 低电路的控制节点处接收第二电源电压，所述拉低电路耦合在所述跟随器 节点和具有地电压的第一参考节点之间，所述第二电源电压被配置为处于 第一状态或第二状态；当所述第二电源电压处于所述第一状态时，控制所 述拉低电路将所述跟随器节点处的电压电平拉向所述地电压；当所述第二 电源电压处于所述第二状态时，控制所述拉低电路不将所述跟随器节点处 的电压电平拉向所述地电压；以及对于耦合在所述跟随器节点和具有所述 第二电源电压的至少第二参考节点之间的抗噪电路，当所述第二电源电压 处于所述第二状态时，使用所述抗噪电路来保护所述跟随器节点处的电压 电平不因寄生噪声电压而失真，所述寄生噪声电压对所述跟随器节点是电 容性的，所述寄生噪声电压基于所述第一电源电压对所述跟随器节点的寄 生电容耦合。

根据本公开的一方面，提供了一种制造半导体器件的方法，该方法包 括：在半导体衬底中形成一个或多个有源区域；在所述一个或多个有源区 域之上形成一个或多个栅极电极，使得与所述一个或多个有源区域相应地 形成场效应晶体管(FET)，所述FET包括：被指定用于拉低电路的一个 或多个第一FET；以及被指定用于抗噪电路的一个或多个第二FET；形成 导体和过孔，所述导体和过孔连接所述FET而使得：所述一个或多个第一 FET被连接以表示所述拉低电路；所述一个或多个第二FET被连接以表示 所述抗噪电路；所述拉低电路连接到跟随器节点并被配置为接收地电压和 第一电源电压；所述第一电源电压被配置为至少呈现第一状态和第二状态； 所述拉低电路被配置为响应于所述第一电源电压处于所述第一状态而将跟 随器电压拉向所述地电压，以及响应于所述第一电源电压处于所述第二状 态而不将所述跟随器电压拉向所述地电压；以及所述抗噪电路连接到所述 跟随器节点，所述抗噪电路被配置为在所述第一电源电压处于所述第二状 态时保护所述跟随器节点处的所述跟随电压不因噪声电压而失真

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式 最佳地理解本公开的各方面。应注意，根据行业的标准做法，各种特征不 是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被 任意增大或减小。

图1是根据一些实施例的半导体器件的框图。

图2A是根据一些实施例的电路的电路图。

图2B是根据一些实施例的半导体电路的布局图。

图3A是根据一些实施例的电路的电路图。

图3B是根据一些实施例的半导体电路的布局图。

图4A是根据一些实施例的电路的电路图。