[发明专利]一种改善自加热效应的SOI LDMOS器件在审
| 申请号： | 202111075831.1 | 申请日： | 2021-09-14 |
| 公开（公告）号： | CN113782610A | 公开（公告）日： | 2021-12-10 |
| 发明（设计）人： | 杨洋 | 申请（专利权）人： | 江苏芯唐微电子有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/10 |
| 代理公司： | 无锡华源专利商标事务所(普通合伙) 32228 | 代理人： | 过顾佳 |
| 地址： | 214000 江苏省无锡市*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 改善 加热 效应 soi ldmos 器件 | ||
1.一种改善自加热效应的SOI LDMOS器件，其特征在于，所述SOI LDMOS器件包括衬底硅层(1)、P型重掺杂硅层(2)、N型轻掺杂半导体层(3)和有源区结构，所述P型重掺杂硅层(2)层叠设置在所述衬底硅层(1)上，所述N型轻掺杂半导体层(3)层叠设置在所述P型重掺杂硅层(2)上，所述有源区结构设置在所述N型轻掺杂半导体层(3)上，所述N型轻掺杂半导体层(3)采用宽禁带材料制成。
2.根据权利要求1所述的SOI LDMOS器件，其特征在于，所述N型轻掺杂半导体层(3)采用SiC或GaN材料制成。
3.根据权利要求1所述的SOI LDMOS器件，其特征在于，所述SOI LDMOS器件还包括半导体埋层，所述半导体埋层设置在所述N型轻掺杂半导体层(3)和有源区结构之间，所述半导体埋层包括沿着从源极至漏极的横向方向依次交替的若干个P型埋层区和N型埋层区。
4.根据权利要求1所述的SOI LDMOS器件，其特征在于，所述半导体埋层采用SiC或GaN材料制成。
5.根据权利要求1-4任一所述的SOI LDMOS器件，其特征在于，所述有源区结构包括设置在所述N型轻掺杂半导体层(3)上的P+阱区(12)和N型漂移区(13)，P+阱区(12)上方依次设置有P+源区(9)、N+源区(10)和P-阱区(11)，N型漂移区(13)在相对于P+阱区(12)的另一侧的表面设置有N-漏极缓冲区(14)，N-漏极缓冲区(14)表面设置有N+漏区(15)，源极(16)覆盖在P+源区(9)和N+源区(10)的表面，漏极(21)覆盖在N+漏区(15)的表面，栅氧化层(18)覆盖P-阱区(11)的表面以及N型漂移区(13)表面部分区域，场氧化层(20)覆盖N型漂移区(13)表面其余外露区域，栅极(17)覆盖栅氧化层(18)的表面，场板(19)覆盖栅极(17)的部分区域和场氧化层(20)的部分区域。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏芯唐微电子有限公司，未经江苏芯唐微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111075831.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
