[发明专利]一种改善自加热效应的SOI LDMOS器件

说明书

本发明公开了一种改善自加热效应的SOI LDMOS器件，涉及SOI器件领域，该器件利用层叠设置的P型重掺杂硅层和N型轻掺杂半导体层替代常规的埋氧层，同样可以实现埋氧层的介质隔离效果，且由于硅层和半导体层的热导率相比于常规的埋氧层都高得多，因此可以使SOI LDMOS器件在具有速度快、功耗低的优点的基础上可以改善自加热效应。

技术领域

本发明涉及SOI器件领域，尤其是一种改善自加热效应的SOI LDMOS器件。

背景技术

SOI LDMOS(Silicon-on-Insulator Laterally Double-Diffused MOSFET)器件相比于传统的体硅器件，其在有源区和衬底之间引入了一个厚的埋氧层实现了介质隔离，使SOI LDMOS器件具有速度快、功耗低的优点，被广泛应用于各类电子电力系统。但由于埋氧层的热传导率远远的小于硅衬底，比如二氧化硅的热导率是1.4W/m.K，而硅的热导率是140W/m.K，所以埋氧层就相当于一个热阻挡层，阻碍了热量从有源区向衬底的释放，从而也会引起严重的总剂量效应以及自加热效应，会对器件带来一系列不利的影响。

发明内容

本发明人针对上述问题及技术需求，提出了一种改善自加热效应的SOI LDMOS器件，本发明的技术方案如下：

一种改善自加热效应的SOI LDMOS器件，该SOI LDMOS器件包括衬底硅层、P型重掺杂硅层、N型轻掺杂半导体层和有源区结构，P型重掺杂硅层层叠设置在衬底硅层上，N型轻掺杂半导体层层叠设置在P型重掺杂硅层上，有源区结构设置在N型轻掺杂半导体层上，N型轻掺杂半导体层采用宽禁带材料制成。

其进一步的技术方案为，N型轻掺杂半导体层采用SiC或GaN材料制成。

其进一步的技术方案为，SOI LDMOS器件还包括半导体埋层，半导体埋层设置在N型轻掺杂半导体层和有源区结构之间，半导体埋层包括沿着从源极至漏极的横向方向依次交替的若干个P型埋层区和N型埋层区。

其进一步的技术方案为，半导体埋层采用SiC或GaN材料制成。

其进一步的技术方案为，有源区结构包括设置在N型轻掺杂半导体层上的P+阱区和N型漂移区，P+阱区上方依次设置有P+源区、N+源区和P-阱区，N型漂移区在相对于P+阱区的另一侧的表面设置有N-漏极缓冲区，N-漏极缓冲区表面设置有N+漏区，源极覆盖在P+源区和N+源区的表面，漏极覆盖在N+漏区的表面，栅氧化层覆盖P-阱区的表面以及N型漂移区表面部分区域，场氧化层覆盖N型漂移区表面其余外露区域，栅极覆盖栅氧化层的表面，场板覆盖栅极的部分区域和场氧化层的部分区域。

本发明的有益技术效果是：

本申请公开了一种改善自加热效应的SOI LDMOS器件，该器件利用层叠设置的P型重掺杂硅层和N型轻掺杂半导体层替代常规的埋氧层，同样可以实现埋氧层的介质隔离效果，且由于硅层和半导体层的热导率相比于常规的埋氧层都高得多，因此可以使SOI LDMOS器件在具有速度快、功耗低的优点的基础上可以改善自加热效应。

另外该SOI LDMOS器件在N型轻掺杂半导体层和有源区结构之间还包括半导体埋层，半导体埋层包括沿着横向方向依次交替的若干个P型埋层区和N型埋层区。半导体埋层在N型漂移区引入两个电场峰值，拉低了源端电场峰值，使N型漂移区电场分布更加均匀，有效的提高了器件在横向方向的耐压，以确保器件在纵向方向上尽可能提升其耐压，进一步提高了器件的整体性能。

在单粒子烧毁效应中，单粒子撞击会在器件中产生电子空穴对，在加入宽禁带材料制成的半导体埋层后，衬底硅层中产生的电子要越过半导体埋层需要更高的能量，因此可以有效地减少漏端电子的收集量，从而保证器件的抗单粒子烧毁性能，使得该器件可以很好地适应辐射环境的使用需要。

附图说明

图1是本申请公开的改善自加热效应的SOI LDMOS器件的结构图。