[发明专利]扇出型封装结构在审

申请号：	202111093731.1	申请日：	2021-09-17
公开（公告）号：	CN114023662A	公开（公告）日：	2022-02-08
发明（设计）人：	翁振源;李铮鸿;闵繁宇;刘修吉;赖仲航	申请（专利权）人：	日月光半导体制造股份有限公司
主分类号：	H01L21/60	分类号：	H01L21/60;H01L23/31;H01L23/16
代理公司：	北京德恒律治知识产权代理有限公司 11409	代理人：	章社杲;李伟
地址：	中国台***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	扇出型封装结构
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明的实施例提供了一种扇出型封装结构，包括：并排设置的第一电子元件和第二电子元件，第一电子元件包括：功能凸块阵列，位于第一电子元件的下表面的中心处；伪凸块，位于功能凸块阵列和第一电子元件的下表面的边界之间；线路层，位于第一电子元件和第二电子元件下方，第二电子元件和第一电子元件的功能凸块阵列电连接至线路层，第一电子元件的伪凸块物理接触线路层。本发明的目的在于提供一种扇出型封装结构，以提高扇出型封装结构的良率。

技术领域

本申请的实施例涉及扇出型封装结构。

背景技术

在扇出型封装结构中，尤其是扇出型衬底上芯片(FOCOS)封装，各材料间热膨胀系数(CTE)不匹配，在热循环过程中会产生翘曲，因整体结构无法直接释放翘曲所产生的应力，因此位于应力集中点的电子元件周围容易产生破裂而直接往下破坏线路层。

发明内容

针对相关技术中存在的问题，本发明的目的在于提供一种扇出型封装结构，以提高扇出型封装结构的良率。

为实现上述目的，本发明的实施例提供了一种扇出型封装结构，包括：并排设置的第一电子元件和第二电子元件，第一电子元件包括：功能凸块阵列，位于第一电子元件的下表面的中心处；伪凸块，位于功能凸块阵列和第一电子元件的下表面的边界之间；线路层，位于第一电子元件和第二电子元件下方，第二电子元件和第一电子元件的功能凸块阵列电连接至线路层，第一电子元件的伪凸块物理接触线路层。

在一些实施例中，伪凸块邻接边界。

在一些实施例中，伪凸块位于下表面的拐角处。

在一些实施例中，伪凸块位于下表面的中心与拐角的连线的两侧。

在一些实施例中，伪凸块还位于下表面的中心与拐角的连线上。

在一些实施例中，位于单个拐角处的伪凸块具有L形形状。

在一些实施例中，L形平行于拐角处的边界。

在一些实施例中，还包括：填充层，包覆第一电子元件和第二电子元件。

在一些实施例中，第一电子元件和第二电子元件通过填充层隔开。

在一些实施例中，还包括：粘合层，位于第一电子元件、第二电子元件和线路层之间，第一电子元件的功能凸块阵列和伪凸块穿过粘合层。

在一些实施例中，填充层和粘合层的热膨胀系数不同。

在一些实施例中，第二电子元件的横向尺寸大于第一半导体管芯的横向尺寸。

在一些实施例中，伪凸块与边界之间具有第一距离，伪凸块与功能凸块阵列之间具有第二距离，第一距离小于第二距离。