[发明专利]一种降低芯片功耗的方法

说明书

本发明涉及一种降低芯片功耗的方法,包括:确定芯片模块中用电负载的用电需求；用电负载包括芯片模块中标准单元和硬宏；根据用电负载的物理位置，确定多个可关断域；其中，每个可关断域中包含一个或多个标准单元和/或一个或多个硬宏；根据可关断域中硬宏及标准单元的位置，在可关断域中相应的插入开关单元；建立高层电源网络与开关单元之间的第一堆叠孔，并建立开关单元与过渡层电源网络之间的第二堆叠孔；开关单元根据接收到的控制信号接入或切断标准单元和硬宏与供电电源的连接。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种降低芯片功耗的方法。

背景技术

在低功耗设计领域，最有效的降低功耗的手段莫过于电源关断了。其原因在于不论多低的电压，多小的电流，多慢的速度或多小的漏电，都不如将电源完全关闭来的彻底。

然而，对于一个正在工作的芯片来说，整颗芯片的电源关闭很显然是不现实的。那么如果能够将芯片中不工作的模块关闭，而维持工作的模块继续工作，就可以实现真正的低功耗。

现有芯片中，电源网络是通过一层一层的金属来实现的，顶层金属永远维持在通电的状态，而底层金属是通过一层层的孔与顶层金属实现的供电传输的连接。

如何维持芯片中工作的模块继续工作，同时能够将不工作的模块关闭，降低芯片功耗，是本发明的要实现的技术目的。

发明内容

本发明实施例提供了一种降低芯片功耗的方法，通过开关单元来控制可关断域，使得在芯片中的某些模块不需要参与工作时，就可控制这一部分的开关单元来关断相应的可关断域中的用电负载，达到降低芯片功耗的目的。

为此，本发明实施例提供了一种降低芯片功耗的方法，所述方法包括：

确定芯片模块中用电负载的用电需求；所述用电负载包括芯片模块中标准单元和硬宏Hard Macro；

根据用电负载的物理位置，确定多个可关断域；其中，每个可关断域中包含一个或多个标准单元和/或一个或多个硬宏；

根据可关断域中硬宏及标准单元的位置，在所述可关断域中相应的插入开关单元；其中，所述开关单元与所述标准单元和硬宏呈水平位置排布，且插入后的开关单元与硬宏及标准单元之间的位置关系满足设计规则的要求；

建立高层电源网络与所述开关单元之间的第一堆叠孔，并建立所述开关单元与过渡层电源网络之间的第二堆叠孔；其中,所述高层电源网络具体为顶层的一层或两层用以连接供电电源的电源网络；所述过渡层电源网络具体为除所述高层电源网络和底层电源网络外，处于所述高层电源网络和底层电源网络之间的各层电源网络；所述底层电源网络与所述过渡层电源网络相接；所述底层电源网络为底层的一层或两层用以连接芯片模块中标准单元和硬宏的电源网络；

所述开关单元根据接收到的控制信号接入或切断所述标准单元和硬宏与所述供电电源的连接。

优选的，所述一个芯片模块中的各个开关单元为并联连接。

优选的，所述一个芯片模块中的各个开关单元与芯片模块自身的IR压降IR Drop之和小于电源工作电压的10％。

进一步优选的，一个所述开关单元的IR压降等于工作电流与开关单元的开启电阻R_ON的乘积。

进一步优选的，所述工作电流通过所述芯片模块工作时的功耗与工作电压之比计算获得。

优选的，所述开关单元设置在所述底层电源网络的下方。

本发明实施例提供的降低芯片功耗的方法，通过开关单元来控制可关断域，使得在芯片中的某些模块不需要参与工作时，就可控制这一部分的开关单元来关断相应的可关断域中的用电负载，达到降低芯片功耗的目的。

附图说明