[发明专利]形成多晶硅栅的方法以及包括该多晶硅栅的半导体器件

说明书

本申请公开了一种形成多晶硅栅的方法以及包括该多晶硅栅的半导体器件。该方法包括：通过在衬底内形成器件绝缘区域将衬底分割成高压器件区域和低压器件区域；在高压器件区域形成凹槽；在衬底上形成栅极氧化层；在栅极氧化层上沉淀多晶硅层；以及刻蚀去除多晶硅层的至少一部分，以使得多晶硅层对应于低压器件区域的部分的厚度不同于其对应于高压器件区域的部分的厚度。

技术领域

本发明涉及半导体制造工艺，尤其涉及一种形成多晶硅栅的方法以及包括该多晶硅栅的半导体器件。

背景技术

在目前的工艺中，由于半导体器件中的高压器件需要承受比低压器件更高的电压，使得也会降低相应的一些性能(例如热载流子注入的性能)的可靠性，为了解决这个问题，需要更大的能量对高压器件区域进行离子注入，为防止高压器件被离子穿透导致器件失效，则半导体器件中的高压器件区域所需要的多晶硅的厚度也会更厚。

现有技术主要是通过在多晶硅栅极上加一层硬掩膜来解决这个问题，由于硬掩膜层在后续工艺中需要被去除掉，而去除的过程不仅会增加成本而且还会对器件产生损害，进而影响器件的性能。

发明内容

本申请的一些实施方式可解决或部分解决相关技术中存在的上述问题。

根据本申请的一个方面提供的形成多晶硅栅的方法可包括：在衬底内形成器件绝缘区域将衬底分割成高压器件区域和低压器件区域；在高压器件区域形成凹槽；在衬底上形成栅极氧化层；在栅极氧化层上沉淀多晶硅层；以及刻蚀去除多晶硅层的至少一部分，以使得多晶硅层对应于低压器件区域的部分的厚度不同于其对应于高压器件区域的部分的厚度。

在本公开的一个实施方式中，在对多晶硅进行刻蚀之后，方法还可以包括：对高压器件区域和低压器件区域进行离子注入，其中，对高压器件区域进行离子注入的能量大于对低压器件区域进行离子注入的能量。

在本公开的一个实施方式中，栅极氧化层对应于高压器件区域的部分的厚度可以大于其对应于低压器件区域的部分的厚度。

在本公开的一个实施方式中，多晶硅层对应于高压器件区域的部分的厚度可以大于其对应于低压器件区域的部分的厚度。

在本公开的一个实施方式中，在栅极氧化层上沉淀多晶硅层后，方法还可以包括：研磨多晶硅层，使多晶硅层的上表面在一个水平面上。

本申请的另一方面提供了一种半导体器件，该半导体器件可包括衬底、栅极氧化层、第一多晶硅栅以及第二多晶硅栅，其中，衬底通过在其内部的器件绝缘区域被分割成高压器件区域和低压器件区域，其中在高压器件区域中形成有凹槽，栅极氧化层位于衬底上，第一多晶硅栅形成在高压器件区域的凹槽上，第二多晶硅栅形成在低压器件区域且第二多晶硅栅的上表面与第一多晶硅栅的上表面在一个水平面上。

在本公开的一个实施方式中，栅极氧化层对应于高压器件区域的部分的厚度可以大于其对应于低压器件区域的部分的厚度。

在本公开的一个实施方式中，第一多晶硅栅的厚度可以大于第二的多晶硅栅的厚度。

附图说明

通过参照以下附图对非限制性实施方式所作出的详细描述，本申请的其它特征、目的和优点将会变得更为显而易见。本申请的实施方式在附图的图示中以示例性的方式而非限制性的方式示出，在附图中，相同的附图标记指示类似的元件。其中：

图1是根据本公开的一个实施方式的形成多晶硅栅的方法的流程图；

图2是根据本公开的一个实施方式的形成高压器件区域和低压器件区域的衬底的局部截面示意图；

图3是根据本公开的一个实施方式的在图2所示的结构的基础上形成凹槽的局部截面示意图；

图4是根据本公开的一个实施方式的在图3所示的结构的基础上形成栅极氧化层的局部截面示意图；