[发明专利]SOI的有源区的隔离方法

说明书

本发明公开了一种SOI的有源区的隔离方法，包括：步骤一、提供一SOI衬底结构，在SOI衬底的半导体顶层表面形成硬质掩膜层；步骤二、对硬质掩膜层进行图形化刻蚀形成第一开口；步骤三、进行选择性外延生长在第一开口暴露的半导体顶层表面形成第一外延层，第一外延层形成后会在第一开口的侧面处形成第一凹口；步骤四、进行氧化工艺使第一外延层全部被氧化以及使第一凹口底部的半导体顶层也被氧化并最后形成第一氧化层，在第一凹口底部第一氧化层会穿过半导体顶层；步骤五、去除硬质掩膜层和第一氧化层，在第一氧化层穿过半导体顶层的位置处形成隔离凹槽并隔离出有源区。本发明能对半导体顶层实现超小间隙切割，能降低隔离结构的关键尺寸。

技术领域

本发明涉及一种半导体集成电路制造方法，特别涉及一种绝缘体上半导体层(Semiconductor On Insulator,SOI)的有源区(active area，AA)的隔离方法。

背景技术

随着集成电路的持续飞速发展，电路中器件关键尺寸持续缩小，对应组成元器件的薄膜厚度也在持续减薄，全耗尽型绝缘体上硅(Fully Depleted SOI,FDSOI)成为一种克服短沟道效应的选择。FDSOI工艺中，衬底结构包括半导体主体层，介质埋层和半导体顶层，介质埋层形成于半导体主体层表面，半导体顶层形成于介质埋层表面；通常，半导体主体层和半导体顶层的材料采用Si。半导体顶层通常称为SOI层，半导体顶层具有超薄结构，利用超薄的半导体顶层形成半导体器件能得到超薄晶体管，超薄晶体管的栅极结构底部的由半导体顶层组成的沟道区在器件工作时会被全部耗尽，能消除浮体效应，从而能很好的控制晶体管的短沟道效应，进而可以降低供电电压。

FDSOI工艺中，除了需要在半导体顶层中形成超薄晶体管如CMOS器件外，有时还需要形成和底部的半导体主体层相接触的无源器件和引出结构(pickup)。为了形成这些和底部的半导体主体层相接触的无源器件和引出结构，需要在FDSOI中形成直接和底部的所述半导体主体层直接接触且顶部表面和半导体顶层的顶部表面相平的半导体外延硅，这就需要单独定义混合(Hybrid)区域来形成和半导体主体层直接接触的半导体外延层。

如图1A至图1B所示，是现有FDSOI的有源区的隔离方法各步骤中的器件结构示意图；现有FDSOI的有源区的隔离方法类似于浅沟槽隔离的形成方法，包括如下步骤：

步骤一、如图1A所示，提供一SOI衬底结构，所述SOI衬底包括半导体主体层101，介质埋层102和半导体顶层103，所述介质埋层102形成于所述半导体主体层101表面，所述半导体顶层103形成于所述介质埋层102表面。

所述SOI衬底完成了混合工艺循环(Hybrid Loop)，混合工艺循环会在大括号104对应的混合区中形成外延层106，外延层106会和底部的半导体主体层101直接接触。

混合区104也是位于虚线BB的右侧区域，虚线BB左侧区域为SOI区域105。

SOI区域105用于形成半导体器件如NMOS和PMOS。图1A中，显示了一个NMOS和一个PMOS，NMOS位于虚线AA的左侧，PMOS位于虚线AA和BB直接。通常，NMOS和PMOS以及混合区域104之间需要形成隔离结构。

步骤二、形成有氧化层107和氮化层108叠加而成的硬质掩膜层并涂布光刻胶109。

步骤三、如图1B所示，进行曝光和显影形成光刻胶109的图形。

步骤四、如图1B所示，依次对所述氮化层108、所述氧化层107、半导体顶层103、介质埋层102和半导体主体层101进行刻蚀形成沟槽110，沟槽110之间的半导体顶层103就为有源区。

之后会在有源区中形成半导体器件结构。