[发明专利]同时提升PMOS和NMOS的性能的方法

说明书

本发明公开了一种同时提升PMOS和NMOS的性能的方法，包括：步骤一、提供半导体衬底；步骤二、外延生长第一外延薄层，在生长过程中间隙性提供氧气氛以在第一外延薄层中形成氧插层；步骤三、外延生长第二外延盖帽层；步骤四、进行图形化刻蚀形成浅沟槽，浅沟槽定义出多个有源区；第一外延薄层和所述第二外延盖帽层形成有源区的表面区域并作为PMOS和NMOS的沟道区的形成区域，通过氧插层同时提升PMOS和NMOS的性能；步骤五、在浅沟槽中填充场氧化层形成浅沟槽隔离。本发明能同时提升PMOS和NMOS的沟道区的电学性能从而同时提升PMOS和NMOS的性能。

技术领域

本发明涉及一种半导体集成电路的制造方法，特别涉及一种同时提升PMOS和NMOS的性能的方法。

背景技术

SRAM器件性能的调试一般是通过调节各N型MOSFET即NMOS和P型MOSFET即PMOS间的比例关系来实现，例如通过阈值电压的离子注入调控，有源区(AA)的宽度(width)，多晶硅(Poly)的长度(length)即多晶硅栅的长度等相对修正。

业界多是利用阈值电压离子注入的常规方法，阈值电压离子注入之后，较高的热处理将导致，阈值电压离子注入后的许多掺杂杂质损失到浅沟槽隔离(STI)内或向外扩散即扩散到沟道区外部，这将降低阈值电压掺杂杂质的灵敏度。因而为了达到阈值电压目标值，需要增加阈值电压离子注入的掺杂剂量，但增加阈值电压离子注入的掺杂剂量后将导致晶格损伤和载流子迁移率降低。

另外，PMOS和NMOS的阈值电压离子注入的杂质类型相反，这使得PMOS和NMOS的阈值电压离子注入的参数需要分开调节，这进一步增加的工艺控制的复杂性。

发明内容

本发明所要解决的技术问题是提供一种同时提升PMOS和NMOS的性能的方法，同时提升PMOS和NMOS的沟道区的电学性能从而同时提升PMOS和NMOS的性能，且工艺成本低以及兼容性高，能使同时采用了PMOS和NMOS的电路如SRAM的性能得到提升。

为解决上述技术问题，本发明提供的同时提升PMOS和NMOS的性能的方法包括如下步骤：

步骤一、提供半导体衬底。

步骤二、在所述半导体衬底表面外延生长第一外延薄层，在生长所述第一外延薄层的过程中间隙性提供氧气氛以在所述第一外延薄层中形成氧插层。

步骤三、在所述氧插层的所述第一外延薄层表面外延生长第二外延盖帽层。

步骤四、对形成有所述第一外延薄层和所述第二外延盖帽层的所述半导体衬底进行图形化刻蚀形成浅沟槽，所述浅沟槽定义出多个有源区；所述第一外延薄层和所述第二外延盖帽层形成所述有源区的表面区域并作为PMOS和NMOS的沟道区的形成区域，通过所述氧插层同时提升PMOS和NMOS的性能。

步骤五、在所述浅沟槽中填充场氧化层形成浅沟槽隔离。

进一步的改进是，所述半导体衬底为硅衬底。

进一步的改进是，所述第一外延薄层为第一硅外延薄层，所述第二外延盖帽层为第二硅外延盖帽层。

进一步的改进是，所述第一外延薄层的厚度为3nm～10nm。

进一步的改进是，所述第二外延盖帽层的厚度为5nm～10nm。

进一步的改进是，后续还包括：

在PMOS形成区域的有源区中形成PMOS以及在NMOS形成区域的有源区中形成NMOS。

进一步的改进是，形成所述PMOS的步骤包括：

在所述PMOS形成区域的有源区形成N型阱区。