[发明专利]一种用于集成电路模拟加速和仿真的验证方法及系统

权利要求书

1.一种用于集成电路模拟加速和仿真的验证方法，其特征在于，包括以下步骤：

拓扑变换；接收原电路设计，为原电路设计中原始存储逻辑生成一对应的老值存储逻辑，对应的原始存储逻辑完成计算后，将计算值赋予对应的老值存储逻辑，并将原始存储逻辑的后一逻辑计算步骤中的原始存储逻辑替换为老值存储逻辑，通过以上替换逻辑遍历原电路设计，生成变换后的电路设计；

设计分割；将所述变换后的电路设计分割为多个运算任务，并将所述各运算任务分配至至少一个处理器中执行，当分配至多个处理器执行时，设置用于多处理器之间进行数据交互的连接通道；其中，所述运算任务中包含所述变换后的电路设计中的一个或多个设计单元，基于设计单元的负载，对各所述运算任务进行负载平衡。

2.根据权利要求1所述的一种用于集成电路模拟加速和仿真的验证方法，其特征在于：一个设计单元可以被复制至多个运算任务中。

3.根据权利要求2所述的一种用于集成电路模拟加速和仿真的验证方法，其特征在于：根据设计单元的设计复杂度，为每一设计单元添加一硬度标记，所述硬度标记用于确定设计单元是否可以被复制。

4.根据权利要求1所述的一种用于集成电路模拟加速和仿真的验证方法，其特征在于，在将所述变换后的电路设计分割为多个运算任务时，还生成一主控任务并分配至一个处理器中执行，所述主控任务用于实现：

生成时钟信号和控制信号，并根据时钟信号和控制信号控制各处理器中的运算任务同步运行；

在一次多任务同步运行中管理各个运算任务之间的数据交互；并生成下一次多任务同步运行的时钟信号和控制信号。

5.根据权利要求4所述的一种用于集成电路模拟加速和仿真的验证方法，其特征在于：一运算任务与其他运算任务的数据交互过程仅发生在该运算任务的一次计算结束之后，下一次计算开始之前。

6.一种用于集成电路模拟加速和仿真的验证系统，其特征在于，包括：

至少一个处理器；

连接通道，当存在多个处理器时用于进行多处理器之间的数据交互；

拓扑变换模块，用于接收原电路设计，为原电路设计中每一原始存储逻辑生成一对应的老值存储逻辑，对应的原始存储逻辑完成计算后，将计算值赋予对应的老值存储逻辑，并将原始存储逻辑的后一逻辑计算步骤中的原始存储逻辑替换为老值存储逻辑，通过以上替换逻辑遍历原电路设计，生成变换后的电路设计；

设计分割模块，用于将所述变换后的电路设计分割为多个运算任务，并将所述各运算任务分配至至少一个处理器中执行；其中，所述运算任务中包含所述变换后的电路设计中的一个或多个设计单元；

负载平衡模块，用于基于设计单元的负载，对各所述运算任务进行负载平衡；

接口模块，包括若干接口，通过接口连接其他系统和组成适应更大设计和更高速度的一个验证系统。

7.根据权利要求6所述的一种用于集成电路模拟加速和仿真的验证系统，其特征在于：所述设计单元可以被复制至多个运算任务中。

8.根据权利要求7所述的一种用于集成电路模拟加速和仿真的验证系统，其特征在于：还包括一硬度添加模块，所述硬度添加模块用于根据设计单元的设计复杂度，为每一设计单元添加一硬度标记，所述硬度标记用于确定设计单元是否可以被复制到不同的任务中。

9.根据权利要求6所述的一种用于集成电路模拟加速和仿真的验证系统，其特征在于：所述设计分割模块在将所述变换后的电路设计分割为多个运算任务时，还生成一主控任务并分配至一处理器中执行，所述主控任务用于实现：

生成时钟信号和控制信号，并根据时钟信号和控制信号控制各处理器中的运算任务同步运行；

在一次多任务同步运行中管理各个运算任务之间的数据交互；并生成下一次多任务同步运行的时钟信号和控制信号。

10.根据权利要求9所述的一种用于集成电路模拟加速和仿真的验证方法，其特征在于：一运算任务与其他运算任务的数据交互过程仅发生在该运算任务的一次计算结束之后，下一次计算开始之前。