[发明专利]半导体存储器件和操作半导体存储器件的方法

权利要求书

1.一种半导体存储器件，所述半导体存储器件包括：

存储单元阵列，所述存储单元阵列包括多个存储单元行，所述多个存储单元行中的每一个存储单元行包括耦接到多条位线的易失性存储单元；

纠错码电路，即ECC电路；

故障地址寄存器；

清理控制电路，所述清理控制电路配置为：基于用于刷新所述存储单元行的刷新行地址，生成用于对从所述多个存储单元行选择的第一存储单元行执行清理操作的清理地址；以及

控制逻辑电路，所述控制逻辑电路配置为控制所述ECC电路和所述清理控制电路，

其中，所述控制逻辑电路进一步配置为：

控制所述ECC电路，使得所述ECC电路在所述清理操作中的第一间隔期间以码字为单位对所述第一存储单元行中的多个子页面的多个码字执行错误检测及纠正操作以对错误发生数量计数；

基于所述第一存储单元行中的所述错误发生数量执行行故障检测操作以选择性将所述第一存储单元行的行地址作为行故障地址存储在所述故障地址寄存器中；并且

基于所述第一存储单元行中的所述错误发生数量确定所述清理操作中的在所述第一间隔之后的第二间隔中的子操作。

2.根据权利要求1所述的半导体存储器件，其中，所述控制逻辑电路进一步配置为，响应于所述第一存储单元行中的所述错误发生数量为零，控制所述ECC电路，使得所述ECC电路对从所述多个存储单元行选择的第二存储单元行中的多个子页面执行所述错误检测及纠正操作，所述第二存储单元行不同于所述第一存储单元行，并且

其中，所确定的所述子操作包括：对所述第二存储单元行中的所述多个子页面的所述错误检测及纠正操作。

3.根据权利要求1所述的半导体存储器件，其中，所述控制逻辑电路进一步配置为，响应于所述错误发生数量大于零且小于参考值，控制所述ECC电路，使得所述ECC电路在所述清理操作的所述第二间隔期间将纠正的码字回写在所述第一存储单元行的对应子页面中，并且

其中，所确定的所述子操作包括：将所述纠正的码字回写在所述第一存储单元行的所述对应子页面中。

4.根据权利要求1所述的半导体存储器件，其中，所述控制逻辑电路进一步配置为，响应于所述错误发生数量等于或大于参考值，控制所述ECC电路，使得所述ECC电路在所述清理操作的所述第二间隔期间不将纠正的码字回写在所述第一存储单元行的对应子页面中，并且

其中，所确定的所述子操作包括：不将所述纠正的码字回写在所述第一存储单元行的所述对应子页面中。

5.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括：

列译码器，所述列译码器配置为在正常模式下响应于列地址以第一周期连续地生成用于选择所述多条位线中的一部分位线的列选择信号，

其中，所述控制逻辑电路还配置为：控制所述列译码器，使得在电力被施加到所述半导体存储器件之后的初始间隔期间，所述列译码器以小于所述第一周期的第二周期生成读取列选择信号，所述读取列选择信号与在所述清理操作的所述第一间隔中执行的读取操作关联，并且

其中，所述初始间隔为预定间隔。

6.根据权利要求5所述的半导体存储器件，其中，所述控制逻辑电路进一步配置为：控制所述列译码器，使得所述列译码器在所述清理操作的所述第一间隔中不生成与对应于所述读取操作的写入操作关联的写入列选择信号。

7.根据权利要求5所述的半导体存储器件，其中，所述第一周期为所述第二周期的G倍，并且G为等于或大于2的自然数。

8.根据权利要求5所述的半导体存储器件，其中，在其期间执行所述清理操作的间隔基于从所述半导体存储器件的外部接收的连续刷新命令被确定。