[发明专利]半导体存储器件和操作半导体存储器件的方法

说明书

半导体存储器件包括存储单元阵列、纠错码(ECC)电路、故障地址寄存器和控制逻辑电路。所述存储单元阵列包括多个存储单元行。所述清理控制电路基于用于刷新所述存储单元行的刷新行地址生成用于对第一存储单元行执行清理操作的清理地址。所述控制逻辑电路控制所述ECC电路，使得所述ECC电路在第一间隔期间对所述第一存储单元行中的多个子页面执行错误检测及纠正操作以对错误发生数量计数，并且基于所述第一存储单元行中的所述错误发生数量确定在所述清理操作中的第二间隔中的子操作。

相关申请的交叉引用

本申请要求于2020年12月29日在韩国知识产权局提交的第10-2020-0185741号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部并入本文。

技术领域

示例实施例涉及存储器，并且更具体地涉及半导体存储器件以及操作半导体存储器件的方法。

背景技术

半导体存储器件可以分类为诸如闪存器件的非易失性存储器件以及诸如DRAM的易失性存储器件。DRAM的高速操作和成本效率使得DRAM可以被用于系统存储器。由于DRAM的制作设计规则的持续缩小，DRAM中存储单元的位错误可能快速地增加并且DRAM的良率可能降低。因此，存在对半导体存储器件的更高可靠性的需求。

发明内容

一些示例实施例提供具有增强的可靠性和性能的半导体存储器件。

一些示例实施例提供操作具有增强的可靠性和性能的半导体存储器件的方法。

根据各示例实施例，一种半导体存储器件包括存储单元阵列、纠错码(ECC)电路、故障地址寄存器和控制逻辑电路。所述存储单元阵列包括多个存储单元行，并且所述多个存储单元行中的每一个存储单元行包括耦接到多条位线的易失性存储单元。所述清理控制电路基于用于刷新所述存储单元行的刷新行地址生成用于对从所述多个存储单元行选择的第一存储单元行执行清理操作的清理地址。所述控制逻辑电路配置为控制所述ECC电路和所述清理控制电路。所述控制逻辑电路控制所述ECC电路，使得所述ECC电路在所述清理操作中的第一间隔期间以码字为单位对所述第一存储单元行中的多个子页面的多个码字执行错误检测及纠正操作以对错误发生数量计数；基于所述第一存储单元行中的所述错误发生数量执行行故障检测操作以选择性地将所述第一存储单元行的行地址作为行故障地址存储在所述故障地址寄存器中；并且基于所述第一存储单元行中的所述错误发生数量确定所述清理操作中的在所述第一间隔之后的第二间隔中的子操作。

根据各示例实施例，提供了一种操作包括存储单元阵列的半导体存储器件的方法，所述存储单元阵列包括多个存储单元行，并且所述多个存储单元行中的每一个存储单元行包括多个易失性存储单元。根据所述方法，第一存储单元行是基于用于刷新连接到所述存储单元行的存储单元的刷新行地址从所述多个存储单元行被选择的，对所述第一存储单元行中的多个子页面的多个码字的错误检测及纠正操作在清理操作中的第一间隔期间由纠错码(ECC)电路以码字为单位被执行以对错误发生数量计数，并且在所述清理操作的第二间隔中的子操作基于所述错误发生数量被确定。所述子操作包括以下之一：将纠正的码字回写在所述第一存储单元行中的对应子页面中、对所述多个存储单元行中的不同于所述第一存储单元行的第二存储单元行的所述错误检测及纠正操作。