[发明专利]半导体器件的制备方法以及半导体器件

说明书

本发明提供了一种半导体器件的制备方法以及半导体器件，该制备方法包括：在衬底上形成由多个绝缘层和多个牺牲层组成的堆叠结构以及垂直穿过堆叠结构的栅线缝隙，栅线缝隙被多个绝缘层和多个牺牲层所围而具有第一宽度，第一宽度由下至上以第一变化率逐渐变大，去除多个牺牲层得到多个栅极开口，以第一台阶覆盖率在多个栅极开口中形成第一栅极层，之后，以小于第一台阶覆盖率的第二台阶覆盖率在第一栅极层上形成第二栅极层，本发明提供的半导体器件的制备方法，通过以不同台阶覆盖率分步沉积第一栅极层和第二栅极层，而使栅线缝隙被第二栅极层所围而具有尺寸相差不大的顶部与底部，有效地避免了在后续进行回刻蚀时，无法得到上层的栅极结构的问题。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的制备方法以及半导体器件。

背景技术

现有的3D NAND闪存存储器(3D NAND Flsah)在制备栅极层时，通常是使用原子层沉积法向栅线缝隙中通入具有金属元素的气体进行沉积，以得到台阶覆盖率较好的栅极层，在沉积得到栅极层后，还需要进行回刻蚀以得到各个分离的栅极结构。

但是，随着存储器堆叠层数的增多，栅线缝隙顶部尺寸与底部尺寸的差异也越来越大，由此导致在进行回刻蚀时，位于上层的栅极层容易被刻蚀溶液完全刻蚀去除而无法得到栅极结构，从而使器件失效。

发明内容

本发明提供了一种半导体器件的制备方法以及半导体器件，有效地解决了由于栅线缝隙顶部尺寸与底部尺寸存在较大的差异而导致在对栅极层进行回刻蚀时，无法得到上层的栅极结构的问题。

为了解决上述问题，本发明提供了一种半导体器件的制备方法，所述制备方法包括：

在衬底上形成由多个绝缘层和多个牺牲层组成的堆叠结构，以及沿垂直于所述衬底的纵向穿过所述堆叠结构且沿平行于所述衬底的第一方向延伸的栅线缝隙，所述栅线缝隙在平行于所述衬底且垂直于所述第一方向的第二方向上被所述多个绝缘层和所述多个牺牲层所围而具有第一宽度，所述第一宽度沿所述纵向由下至上以第一变化率逐渐变大；

去除所述多个牺牲层以得到多个栅极开口；

以第一台阶覆盖率在所述多个栅极开口中形成第一栅极层；

以第二台阶覆盖率在所述第一栅极层上形成第二栅极层；

其中，所述第一台阶覆盖率大于所述第二台阶覆盖率。

进一步优选的，在所述以第二台阶覆盖率在所述第一栅极层上形成第二栅极层的步骤之后，所述栅线缝隙在所述第二方向上被所述第二栅极层所围而具有第二宽度，所述第二宽度沿所述纵向由下至上具有第二变化率，其中，所述第二变化率小于所述第一变化率。

进一步优选的，所述第二变化率为零。

进一步优选的，在所述以第二台阶覆盖率在所述第一栅极层上形成第二栅极层的步骤之后，还包括：

向所述栅线缝隙中通入酸性液体，以去除所述第二栅极层以及部分所述第一栅极层，形成多个栅极结构，所述多个栅极结构之间互不接触。

进一步优选的，在所述以第一台阶覆盖率在所述多个栅极沟槽中形成第一栅极层的步骤之后，及/或所述以第二台阶覆盖率在所述第一栅极层上形成第二栅极层的步骤之后，还包括：

对所述半导体器件进行加热。

进一步优选的，使用原子层沉积法形成所述第一栅极层，且以不同于原子层沉积法的薄膜沉积工艺形成所述第二栅极层。

进一步优选的，使用相同的薄膜沉积工艺形成所述第一栅极层以及所述第二栅极层。

进一步优选的，所述第一栅极层覆盖所述多个绝缘层。

另一方面，本发明还提供了一种半导体器件，所述半导体器件包括：