[发明专利]存储器装置及其操作方法在审
| 申请号： | 202111125191.0 | 申请日： | 2021-09-24 |
| 公开（公告）号： | CN114842893A | 公开（公告）日： | 2022-08-02 |
| 发明（设计）人： | 吕函庭;许柏凯 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | G11C16/04 | 分类号： | G11C16/04;G11C16/24;G11C8/14 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 王文思 |
| 地址： | 中国台湾新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储器 装置 及其 操作方法 | ||
1.一种存储器装置的操作方法，其特征在于，该操作方法包括：
在进行一乘积累加运算(MAC)操作时，通过多个第一信号线输入多个输入至该存储器装置的多个存储器单元；
根据这些存储器单元的多个权重，这些存储器单元输出多个单元电流于多个第二信号线；
加总各这些第二信号线上的这些单元电流成多个信号线电流；
加总这些信号线电流成一整体信号线电流；以及
将该整体信号线电流转换成一输出，其中，该输出代表这些输入与这些权重的一乘积累加运算操作结果。
2.一种存储器装置，其特征在于，包括：
一存储器阵列，包括多个存储器单元，这些存储器单元存储多个权重，这些存储器单元耦接至多个第一信号线与多个第二信号线；
至少一第一区域信号线译码器，耦接至该存储器阵列与至少一第一整体信号线；以及
至少一转换单元，耦接至该至少一第一区域信号线译码器与该至少一第一整体信号线。
3.根据权利要求2所述的存储器装置，其特征在于，
在进行一乘积累加运算(MAC)操作时，多个输入通过这些第一信号线输入至这些存储器单元；
根据这些存储器单元的这些权重，这些存储器单元输出多个单元电流于这些第二信号线；
这些单元电流在各这些第二信号线上加总成多个信号线电流并输入至该至少一第一区域信号线译码器；
该至少一第一区域信号线译码器将这些信号线电流加总成一整体信号线电流；以及
该至少一第一转换单元将该至少一第一区域信号线译码器所输出的该整体信号线电流转换以得到一输出，其中，该输出代表这些输入与这些权重的一乘积累加运算操作结果。
4.根据权利要求2所述的存储器装置，其特征在于，该存储器装置为一三维AND存储器装置。
5.根据权利要求2所述的存储器装置，其特征在于，该至少一第一整体信号线包括多个第一整体信号线，该至少一转换单元包括多个转换单元，各这些第一整体信号线耦接至各这些转换单元。
6.根据权利要求3所述的存储器装置，其特征在于，在进行该乘积累加运算操作时，该至少一第一区域信号线译码器的多个第一晶体管为导通。
7.根据权利要求6所述的存储器装置，其特征在于，该第一晶体管具有：一第一端耦接至这些第二信号线之一，一第二端耦接至该至少一转换单元的一输入端与该至少一第一整体信号线，以及一控制端接收一控制信号。
8.根据权利要求2所述的存储器装置，其特征在于，该至少一转换单元为一模拟数字转换单元(ADC)。
9.根据权利要求2所述的存储器装置，其特征在于，这些存储器单元为一单阶存储单元。
10.根据权利要求2所述的存储器装置，其特征在于，还包括至少一第二区域信号线译码器，该至少一第二区域信号线译码器包括多个第二晶体管，该第二晶体管具有：一第一端耦接至多个第三信号线之一，一第二端耦接至至少一第二整体信号线，以及一控制端接收一控制信号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111125191.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：毛蕊花糖苷的新用途
- 下一篇：一种高压断路器分体布置预装式变电站
