[发明专利]存储器装置及其操作方法

说明书

本公开提供一种存储器装置及其操作方法。该操作方法包括：在进行一乘积累加运算操作时，通过多个第一信号线输入多个输入至该存储器装置的多个存储器单元；根据这些存储器单元的多个权重，这些存储器单元输出多个单元电流于多个第二信号线；加总各这些第二信号线上的这些单元电流成多个信号线电流；加总这些信号线电流成一整体信号线电流；以及将该整体信号线电流转换成一输出，其中，该输出代表这些输入与这些权重的一乘积累加运算操作结果。

技术领域

本发明是有关于一种存储器装置及其操作方法。

背景技术

人工智能(AI)日渐重要。乘积累加运算(Multiply Accumulate，MAC)操作是AI的核心操作。

在传统上，为完成MAC操作，要通过算术逻辑单元(Arithmetic logic unit，ALU)、浮点运算器等，把数据从存储器存取出来进行运算，这需要大量数据搬移，故而，运算速度较慢。

现已发展出存储器内运算(Computing-in-Memory,CIM)存储器，以求快速完成MAC，适合用于实施AI加速器。

以目前而言，存储器装置已朝向3D堆叠发展，以提高存储器密度。以3D结构而言，除了3D NAND快闪存储器与3D NOR快闪存储器之外，目前又已发展出3D AND快闪存储器。

如何在3D存储器中，在不额外占电路面积的前提下，提高MAC运算量，乃是业界努力方向之一。

公开内容

根据本公开一实施例，提出一种存储器装置的操作方法，该操作方法包括：在进行一乘积累加运算(Multiply Accumulate，MAC)操作时，通过多个第一信号线输入多个输入至该存储器装置的多个存储器单元；根据这些存储器单元的多个权重，这些存储器单元输出多个单元电流于多个第二信号线；加总各这些第二信号线上的这些单元电流成多个信号线电流；加总这些信号线电流成一整体信号线电流；以及将该整体信号线电流转换成一输出，其中，该输出代表这些输入与这些权重的一乘积累加运算操作结果。

根据本公开又一实施例，提出一种存储器装置，包括：一存储器阵列，包括多个存储器单元，这些存储器单元存储多个权重，这些存储器单元耦接至多个第一信号线与多个第二信号线；至少一第一区域信号线译码器，耦接至该存储器阵列与至少一第一整体信号线；以及至少一转换单元，耦接至该至少一第一区域信号线译码器与该至少一第一整体信号线。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下：

附图说明

图1绘示根据本公开一实施例的存储器装置的电路示意图。

图2显示根据本公开一实施例的存储器装置进行MAC操作时的示意图。

图3显示根据本公开一实施例的存储器操作方法流程图。

图4A至图4D显示根据本公开一实施例的装置性能特征图。

附图标记说明

100：存储器装置

110：存储器阵列

D_LBL(1)～D_LBL(M)：区域位线译码器

D_LSL(1)～D_LSL(M)：区域源极线译码器

ADC(1)～ADC(M)：转换单元

BLT(1)～BLT(Q)：位线晶体管

SLT(1)～SLT(Q)：源极线晶体管

MC(i，j，k)：存储器单元

WL(1)～WL(N)：字线