[发明专利]存储芯片、存储芯片的读写方法、读写装置和单片机

说明书

本申请提供了一种存储芯片、存储芯片的读写方法、读写装置和单片机，该存储芯片包括主存储器和辅存储器，辅存储器包括缓冲器，主存储器包括：存储阵列，包括多个存储单元；多个间隔的位线，存储单元列通过位线与缓冲器一一对应地通信连接，一个存储单元列包括一条位线连接的所有存储单元。该主存储器RAM的位线的一端与辅存储器的缓冲器一一对应通信连接，使得主存储器RAM和辅存储器实现并行通信，相比于现有技术中主存储器RAM和辅存储器之间进行串行通信，大大提升了数据传输速度，提高了主存储器RAM的读写操作效率，解决了现有技术中RAM的读写操作效率低的问题。

技术领域

本申请涉及存储器技术领域，具体而言，涉及一种存储芯片、存储芯片的读写方法、读写装置和单片机。

背景技术

随着信息社会发展，公司和个人对高密度的存储器的需求日益增长。而人工智能的突飞猛进，又加剧了对存储器数据交互带宽的要求，希望带宽能够跟上计算能力的飞跃，实现系统性能的整体提升。于是，高密度和高带宽的存储成为现今存储发展的热门方向。

目前的计算机或者存储器体系，一般都包含flash，RAM和controller。RAM用于中间缓存提高用户感受到的系统速度，所以RAM的读写速度起到决定性作用，现有技术中RAM的读写速度较慢，导致通信效率较低。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种存储芯片、存储芯片的读写方法、读写装置和单片机，以解决现有技术中RAM的读写操作效率低的问题。

根据本发明实施例的一个方面，提供了一种存储芯片，包括主存储器和辅存储器，所述辅存储器包括缓冲器，所述主存储器包括：存储阵列，包括多个存储单元；多个间隔的位线，存储单元列通过所述位线与所述缓冲器一一对应地通信连接，一个所述存储单元列包括一条所述位线连接的所有所述存储单元。

可选地，所述主存储器还包括：行地址译码器，与所述存储阵列通信连接，用于根据行信息信号确定待读写存储单元的地址。

根据本发明实施例的另一个方面，提供了一种存储芯片的读写方法，存储芯片包括主存储器、辅存储器和控制器，所述辅存储器包括缓冲器，所述控制器与所述主存储器通信连接，所述主存储器包括存储阵列和多个间隔的位线，所述存储阵列包括多个存储单元，存储单元列通过所述位线与所述缓冲器一一对应地通信连接，一个所述存储单元列包括一条所述位线连接的所有所述存储单元，所述方法包括：将各所述缓冲器存储的第一数据写入对应的所述存储单元列中；读取各所述存储单元列中存储的第二数据，并将所述第二数据传输至所述控制器。

可选地，将各所述缓冲器的第一数据写入对应的存储单元列中，包括：根据行信息信号确定所述存储单元列的待读写存储单元；将所述第一数据写入对应的所述待读写存储单元。

可选地，读取各存储单元列中的第二数据，并将所述第二数据传输至所述控制器，包括：根据行信息信号确定所述存储单元列的待读写存储单元；读取所述待读写存储单元的所述第二数据，并将所述第二数据传输至所述控制器。

根据本发明实施例的再一个方面，提供了一种存储芯片的读写装置，存储芯片包括主存储器、辅存储器和控制器，所述辅存储器包括缓冲器，所述控制器与所述主存储器通信连接，所述主存储器包括存储阵列和多个间隔的位线，所述存储阵列包括多个存储单元，存储单元列通过所述位线与所述缓冲器一一对应地通信连接，一个所述存储单元列包括一条所述位线连接的所有所述存储单元，所述装置包括：写入单元，用于将各所述缓冲器存储的第一数据写入对应的所述存储单元列中；读取单元，用于读取各所述存储单元列中存储的第二数据，并将所述第二数据传输至所述控制器。