[发明专利]具有经改进命令/地址总线利用的存储器

说明书

本文中公开具有经改进命令/地址总线利用的存储器装置及系统。在一个实施例中，一种存储器装置包括多个外部命令/地址端子及命令解码器。所述多个外部命令/地址端子经配置以接收命令作为对应多个命令/地址位。第一组命令/地址位指示读取或写入操作。第二组命令/地址位指示是否执行刷新操作。所述存储器装置经配置以响应于所述第一组命令/地址位对存储器阵列的一部分执行读取或写入操作。所述存储器装置进一步经配置以响应于所述第二组命令/地址位在所述第二组命令/地址位指示应执行所述刷新操作时执行所述刷新操作以刷新所述存储器阵列的至少一个存储器存储体。

技术领域

本公开涉及存储器系统、装置及相关联方法。特定来说，本公开涉及具有经改进命令/地址总线利用的存储器装置。

背景技术

存储器装置广泛用于存储与各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似物)相关的信息。存储器装置经常是提供为计算机或其它电子装置中的内部半导体集成电路及/或外部可移除装置。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器，包含静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它存储器，可能需要外加电力源来维持其数据。相比之下，非易失性存储器即使是在无外部供电的情况下也可保持其存储的数据。非易失性存储器可用于多种多样的技术中，包含快闪存储器(例如NAND及NOR)、相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻随机存取存储器(RRAM)及磁性随机存取存储器(MRAM)以及其它存储器。改进存储器装置大体上可包含增加存储器胞元密度、增加读取/写入速度或以其它方式减少操作延时、增加可靠性、增加数据保持、减少电力消耗或减少制造成本以及其它度量。

发明内容

本公开的一方面涉及一种存储器装置，其包括：存储器阵列，其包含多个存储器存储体；多个外部命令/地址端子，其经配置以接收命令作为对应多个命令/地址位，其中所述多个命令/地址位的第一组命令/地址位指示读取或写入操作且所述多个命令/地址位的第二组命令/地址位指示是否执行刷新操作；及命令解码器，其经配置以通过监测所述多个命令/地址位对所述命令进行解码，其中所述存储器装置经配置以响应于所述命令的所述第一组命令/地址位对所述存储器阵列的一部分执行所述读取或写入操作，且其中所述存储器装置经配置以响应于所述命令的所述第二组命令/地址位在所述第二组命令/地址位指示应执行所述刷新命令时执行刷新操作以刷新所述多个存储器存储体中的至少一个存储器存储体。

本公开的另一方面涉及一种方法，其包括：经由存储器装置的对应多个外部命令/地址端子接收命令作为多个命令/地址位，其中所述多个命令/地址位的第一组命令/地址位指示读取或写入操作且所述多个命令/地址位的第二组命令/地址位指示是否执行刷新操作；响应于所述命令的所述第一组命令/地址位，对所述存储器装置的存储器阵列的一部分执行所述读取或写入操作；及响应于所述命令的所述第二组所述命令/地址位，在所述第二组命令/地址位指示应执行所述刷新操作时执行所述刷新操作以刷新所述存储器装置的至少一个存储器存储体。

本公开的又一方面涉及一种存储器系统，其包括：存储器控制器及/或主机装置；及存储器装置，其经由一或多个命令/地址总线与所述存储器控制器及/或所述主机装置通信，其中所述存储器装置包含：多个外部命令/地址端子，其经连接到所述一或多个命令/地址总线且经配置以经由所述一或多个命令/地址总线从所述存储器控制器及/或从所述主机装置接收命令作为对应多个命令/地址位，及命令解码器，其经配置以通过监测所述对应多个命令/地址位而对所述命令进行解码，其中：所述多个命令/地址位的第一组命令/地址位指示读取或写入操作且所述多个命令/地址位的第二组命令/地址位指示是否执行刷新操作，所述存储器控制器及/或所述主机装置经配置以使用所述命令的所述第二组命令/地址位将刷新命令嵌入到所述命令中，且所述命令解码器进一步经配置以至少部分基于所述命令的所述第二组命令/地址位，确定响应于所述命令除了执行所述读取或写入操作之外是否还执行刷新操作。

附图说明