[发明专利]一种用于RRAM的新型电流域读取逐次逼近模数转换器结构

权利要求书

1.一种用于RRAM的新型电流域读取逐次逼近模数转换器结构，其特征在于，包括第一信号输入端(CLK)、第二信号输入端(I_cell)、第三信号输入端(I_ref)、带输入对管的电流型比较器(1)、同步时序的逐次逼近逻辑电路(2)、开关逻辑电路(3)、交叠逻辑模块(4)、i-bit寄存器(5)及第一延时模块(6)；

第一信号输入端(CLK)与第一延时模块(6)的一端相连接，第一延时模块(6)的另一端、第二信号输入端(I_cell)及第三信号输入端(I_ref)与带输入对管的电流型比较器(1)的输入端相连接，第一信号输入端(CLK)与主反相器的输入端相连接，主反相器的输出端及带输入对管的电流型比较器(1)的输出端与同步时序的逐次逼近逻辑电路(2)的一端相连接，同步时序的逐次逼近逻辑电路(2)的另一端分别与开关逻辑电路(3)的一端及i-bit寄存器(5)的一端相连接，开关逻辑电路(3)的另一端与交叠逻辑模块(4)的一端相连接，交叠逻辑模块(4)的另一端与带输入对管的电流型比较器(1)的输入端相连接。

2.根据权利要求1所述的用于RRAM的新型电流域读取逐次逼近模数转换器结构，其特征在于，带输入对管的电流型比较器(1)包括传输门开关、第一预充电晶体管(M_P2)、第一锁存对管(M_P0)、第二预充电晶体管(M_P3)、第一漏极开关(M_N2—M_Ni+1)、第二漏极开关(M_Ni+2—M_N2i+1)、第三漏极开关(M_N2i+2—M_N3i+2)、第四漏极开关(M_N3i+3)、第一MOS电容(C₀)、第二MOS电容(C₁)、第一缓冲器(B₁)及第二缓冲器(B₂)；

第一信号输入端(CLK)与传输门开关、第一预充电晶体管(M_P2)的栅极及第二预充电晶体管(M_P3)的栅极相连接，第二信号输入端(I_cell)与第一漏极开关(M_N2—M_Ni+1)的一端相连接，第三信号输入端(I_ref)与第四漏极开关(M_N3i+3)的一端相连，第一漏极开关(M_N2—M_Ni+1)的栅极及第二漏极开关(M_Ni+2—M_N2i+1)与第一MOS电容(C₀)的一端相连接，第三漏极开关(M_N2i+2—M_N3i+2的栅极及第四漏极开关(M_N3i+3)的栅极与第二MOS电容(C₁)的一端相连接，第二漏极开关(M_Ni+2—M_N2i+1)的一端及传输门开关的一端与第一缓冲器(B₁)相连，传输门开关的另一端与第一预充电晶体管(M_P2)的漏极、第一锁存对管(M_P0)的漏极及第二锁存对管(M_P1)的栅极相连接，第三漏极开关(M_N2i+2—M_N3i+2)的另一端与传输门开关的一端及第二缓冲器(B₂)相连，传输门开关的另一端与第二预充电晶体管(M_P3)的漏极、第二锁存对管(M_P1)的漏极及第一锁存对管(M_P0)的栅极相连接，第一漏极开关(M_N2—M_Ni+1)的另一端、第二漏极开关(M_Ni+2—M_N2i+1)的另一端、第三漏极开关(M_N2i+2—M_N3i+2)的另一端及第四漏极开关(M_N3i+3)的另一端、第二MOS电容(C₁)的另一端及第一MOS电容(C₀)的另一端相连接。