[发明专利]一种有效抑制开关漏电的低功耗触发器

权利要求书

1.一种有效抑制开关漏电的低功耗触发器，其特征在于，包括：

逻辑A110，两对对偶连接MOS管交替导通产生高低电平，通过控制两列串联NMOS管的导通与关断产生第一个90°相移；所述逻辑A110的状态输出驱动下一个逻辑B120，完成前半周期触发状态；

逻辑B120，两对对偶连接MOS管交替导通产生高低电平，通过控制两列串联NMOS管的导通与关断产生第二个90°相移，输出触发逻辑状态，并反馈至所述逻辑A110，完成后半周期的触发状态；至此两次90°相移叠加，完成180°整周期的下降沿触发，完成信号二分频；

所述逻辑A110包括PMOS管PM1和PM2、NMOS管NM1、NM2、NM4、NM5、NM6和NM7；

所述逻辑A110中的对偶连接为：PMOS管PM1的源极和PMOS管PM2的源极均连接电源电压，PMOS管PM1的栅极连接PMOS管PM2的漏极，PMOS管PM1的漏极连接PMOS管PM2的栅极；NMOS管NM4的源极和NMOS管NM5的源极均接地电位，NMOS管NM4的栅极连接NMOS管NM5的漏极，NMOS管NM5的栅极连接NMOS管NM4的漏极；

NMOS管NM2的源极和NMOS管NM7的源极均接地电位；NMOS管NM1的漏极连接NMOS管NM4的漏极、PMOS管PM1的漏极和NMOS管NM5的栅极；NMOS管NM1的源极连接NMOS管NM2的漏极；NMOS管NM6的漏极连接NMOS管NM5的漏极、PMOS管PM2的漏极和NMOS管NM4的栅极；NMOS管NM6的源极连接NMOS管NM7的漏极；NMOS管NM2的栅极和NMOS管NM7的栅极同时连接外部输入信号CPN；

所述逻辑B120包括PMOS管PM3和PM4、NMOS管NM8、NM9、NM11、NM12、NM13和NM14；

所述逻辑B120中的对偶连接为：PMOS管PM3的源极和PMOS管PM4的源极均连接电源电压，PMOS管PM3的栅极连接PMOS管PM4的漏极，PMOS管PM3的漏极连接PMOS管PM4的源极；NMOS管NM11的源极和NMOS管NM12的源极均接地电位，NMOS管NM11的栅极连接NMOS管NM12的漏极，NMOS管NM12的栅极连接NMOS管NM11的漏极；

NMOS管NM9的源极和NMOS管NM14的源极均接地电位；NMOS管NM8的漏极连接NMOS管NM11的漏极、PMOS管PM3的漏极和NMOS管NM12的栅极；NMOS管NM8的源极连接NMOS管NM9的漏极；NMOS管NM13的漏极连接NMOS管NM12的漏极、PMOS管PM4的漏极和NMOS管NM11的栅极；NMOS管NM13的源极连接NMOS管NM14的漏极；NMOS管NM9的栅极和NMOS管NM14的栅极同时连接外部输入信号CP。

2.如权利要求1所述的有效抑制开关漏电的低功耗触发器，其特征在于，所述逻辑A110的输出端连接逻辑B120，所述逻辑B120的输出端即为触发器输出端，并且反馈至所述逻辑A110构成反馈回路；并且，

所述逻辑A110的输出端A连接至所述逻辑B120中NMOS管NM13的栅极；所述逻辑A110的输出端B连接至所述逻辑B120中NMOS管NM8的栅极；所述逻辑B120的输出端C连接至所述逻辑A110中NMOS管NM1的栅极；所述逻辑B120的输出端D连接至所述逻辑A110中NMOS管NM6的栅极。

3.如权利要求2所述的有效抑制开关漏电的低功耗触发器，其特征在于，所述逻辑B120的输出端C和输出端D为触发器的输出端QN和Q。

4.如权利要求3所述的有效抑制开关漏电的低功耗触发器，其特征在于，所述有效抑制开关漏电的低功耗触发器还包括NMOS管NM3和NM10；NMOS管NM3的源极接地电位，NM3漏极连接NM1漏极；NM3栅极连接输入使能信号；

NMOS管NM10的源极接地电位，NM10漏极连接NM8漏极，NM10栅极连接输入使能信号。