[发明专利]一种智能变电站合并单元SV发送控制方法及装置

说明书

本发明公开了一种智能变电站合并单元SV发送控制方法及装置，其中方法包括如下步骤：获取FPGA的最新发送时标；依据CPU的预发时标，计算FPGA和CPU的时标差值；判断时标差值是否连续第一预设次数大于第一预设时长；如是，则判定FPGA发送SV异常，对FPGA进行复位操作；如否，则控制FPGA发送SV组包。通过判断合并单元中CPU与FPGA的时标差值来确定SV发送是否正常，解决了FPGA的SV发送逻辑状态机跑飞使SV发送中断的问题；提高了合并单元SV发送的可靠性，增强了智能变电站数据源的可靠性，保障了智能变电站的安全稳定运行。

技术领域

本发明涉及智能变电站控制技术领域，特别涉及一种智能变电站合并 单元SV发送控制方法及装置。

背景技术

随着智能变电站在各电压等级变电站中广泛使用，从2012年，智能 变电站的建设从规划试点阶段走向了全面建设阶段，在规划试点阶段的智 能变电站建设中，关于过程层设备的标准逐步完善，国网公司颁布了《智 能变电站技术导则》和《智能变电站继电保护技术规范》等相关标准，标 准中明确提出了保护应直接采样，即所谓的采样点对点方式。在运设备目 前已经运行近10年，面对现场各种各样的运行环境，在恶劣的运行环境 中除出现硬件年久损坏，还偶尔出现SV停发的问题。合并单元作为保护 判据的数据源，对智能变电站的可靠运行产生极大的影响。

智能变电站对合并单元的对时、守时、采样值发送要求高，必须采用 恒温晶振，恒温晶振长期运行在120℃，在恶劣的电磁干扰等异常工况下， 偶尔出现晶振抖动的情况，通过FPGA芯片内部的IP核(IP核就是知识产 权核或知识产权模块)进行倍频到100M时，经长时间统计，发现每秒偏差 出现2ms的情况，按照每秒4000帧数据进行平均，每帧SV数据的离散度 就会出现0.5us的偏差，若按照不平均的原则，可能出现个别帧报文间隔 偏差大于10us的情况，这就影响到FPGA发送数据的tick数，存在导致 FPGA时序跑飞、状态机跑飞的风险，进而导致SV数据停发的风险。

发明内容

本发明实施例的目的是提供一种智能变电站合并单元SV发送控制方 法及装置，通过判断合并单元中CPU与FPGA的时标差值来确定SV发送是 否正常，解决了FPGA的SV发送逻辑状态机跑飞使SV发送中断的问题； 提高了合并单元SV发送的可靠性，增强了智能变电站数据源的可靠性， 保障了智能变电站的安全稳定运行。

为解决上述技术问题，本发明实施例的第一方面提供了一种智能变电 站合并单元SV发送控制方法，包括如下步骤：

获取FPGA的最新发送时标；

依据CPU的预发时标，计算所述FPGA和所述CPU的时标差值；

判断所述时标差值是否连续第一预设次数大于第一预设时长；

如是，则判定所述FPGA发送SV异常，对所述FPGA进行复位操作；

如否，则控制所述FPGA发送所述SV组包。

进一步地，所述获取FPGA的最新发送时标之前，还包括：

判断所述FPGA是否正在进行复位操作；

如是则退出所述SV发送；

如否则计算所述FPGA和所述CPU的所述时标差值。

进一步地，所述对所述FPGA进行复位操作之前，还包括：

判断所述复位操作的次数是否大于第二预设次数；

如是则发送所述SV发送失败报告；

如否则对所述FPGA进行所述复位操作。

进一步地，所述对所述FPGA进行复位操作之后，还包括：