[发明专利]基于通用线性近似算法的复数二次根计算电路设计方法

说明书

本发明基于通用线性近似算法的复数二次根计算电路设计方法。该方法包含一个基于软件的分段器，自动将复平方根计算中使用的三个实平方根函数划分为最小小数位位宽和最大绝对误差(MAE)。同时，存储各节段的起点、终点、斜率和y‑截距等系数，用于实现硬件设计。所提出的全流水线架构采用VerilogHDL语言进行编码。综合结果表明，该设计可以达到的最高频率为1.852GHz，面积消耗为12631μm²功耗为6.24mW。与最先进的结构相比，该设计在面积、延迟和功率方面具有压倒性的优势。

技术领域

本发明属于复数二次根计算电路领域，特别是涉及基于通用线性近似算法的复数二次根计算电路设计方法。

背景技术

复数的平方根计算通常用于主要的数值计算、信号处理算法、量子缺陷理论和波传播。软件实现的该操作导致执行时间长，难以满足高速、低延迟的要求。为此提出了各种计算复平方根的硬件实现方法，如数字递归算法、二维三次卷积和坐标旋转数字计算(CORDIC)方法；

最初采用实平方根计算中常用的数字递归算法，实现了复数平方根的计算。然后，使用FPGA-4位递归算法实现复平方根。部分研究者提出了一种半径为16位的递归方法来减少迭代次数，此外，二维插值方法的使用大幅减少预缩放查找表的大小，并且数字递归算法采用不同的迭代时间来实现不同的精度，但多次迭代会导致高延迟。虽然高半径的数字递归性减少了迭代时间，但增加了每个迭代模块的复杂性。

发明内容

针对现有技术存在的上述不足，本发明提供基于通用线性近似算法的复数二次根计算电路设计方法，该方法包含一个基于软件的分段器，自动将复平方根计算中使用的三个实平方根函数划分为最小小数位位宽和最大绝对误差(MAE)。同时，存储各节段的起点、终点、斜率和y-截距等系数，用于实现硬件设计。所提出的全流水线架构采用VerilogHDL语言进行编码。综合结果表明，该设计可以达到的最高频率为1.852GHz，面积消耗为12631μm²功耗为6.24mW。与最先进的结构相比，该设计在面积、延迟和功率方面具有压倒性的优势。

本发明提供一种基于通用线性近似算法的复数二次根计算电路设计方法，包括：

一个软件分段器，在给定的最大软件相对误差下得到最大分段，同时得到各分段对应的线性系数；

所述软件分段器具体执行如下步骤，复平方根函数根据以下恒等式计算：

其中；

根据最大根计算的最大相对误差来得到子函数的最大绝对误差，子函数再根据最大绝对误差进行分段，最大绝对误差MAE的定义为：

MAE＝max|f-h| (3)

相对误差Errr定义为：

平均相对误差AAE定义为：

其中f表示精确值是通过MatLab内置函数计算得到，h是近似值，通过近似方法计算得到；

MAEcomplex为最大绝对误差MAE的计算值，MAEdef为最大绝对误差MAE的预定义值，MAEun为MAEcomplex与MAEdef的中间值；

通过子函数的分段器，实现非线性函数的分段，具体包括如下步骤：

步骤b1，初始化相关参数：

MAE_l表示当前分段的起点，等于上个分段的终点后一点，将其初始值定义为0；

MAEr为分段终点，初始化为输入的最大值，其值等于MAE_def；