[发明专利]一种低成本适用性强的SOP芯片合封框架及封装工艺

说明书

本发明提供一种低成本适用性强的SOP芯片合封框架及封装工艺，集成电路技术领域，所述合封框架包括塑封料框、载片基岛和多个引脚，所述载片基岛设置在所述塑封料框上，所述引脚分两组对称设置在所述塑封料框两侧，所述载片基岛上分为芯片区域和晶体区域，所述芯片区域上设置有芯片主体，所述晶体区域上设置有晶体，所述芯片主体通过引线分别与所述晶体和所述引脚电连接。本发明采用一个整体载片基岛，载片基板上规划处芯片区域和晶体区域，可以安装各种不同尺寸的芯片主体和晶体，兼容性更好，并且芯片主体放在规定的芯片区域，晶体放在晶体区域，两者正常工作，互不影响，而且芯片封装设计方式更加简单，产品的强度更高，质量更好。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种低成本适用性强的SOP芯片合封框架及封装工艺。

背景技术

封装框架作为封装环节的基础支撑，它决定着产品的塑形结构,随着产品的多元化，功能复杂化，单一的封装形式已经越来越不能满足我们目前产品设计的功能需求。

传统的SOP芯片封装只是针对某一款产品，封装框架只能满足我们当前的产品需求，而对于芯片和晶体的SIP级合封，则需要定制特殊的框架，随着芯片和晶体的尺寸不断变化，单一的框架已经不能够满足多个产品的要求，以此类推，则需要定制多样性的框架才能满足我们芯片的设计尺寸，且对我们来说，人力，物力，财力耗费巨大，已经无法满足目前的产品发市场需求。

而且传统的SOP芯片封装框架一般芯片和晶体都是采用单独的载片基岛，封装框架开设多个容纳腔和多个接线通道，产品封装之后就会造成内部质量分布不平均，容易出现分层现象，容易损坏。

工艺设计方面，由于芯片和晶体合封时，需要多个单独的制作流程相互协调与配合才能满足当前需求，极大的增加了工艺的复杂性和产品的容错率，使得产品的周期性大大的增加。

出于上述原因，为实现目前产品的封装设计要求，就要牺牲工艺设计并增加芯片封装成本，针对现有技术中存在的问题，本发明的目的是提供一种低成本适用性强的SOP芯片合封框架及封装工艺，在工艺流程方面及降低成本方面具有明显优势。

公开于该背景技术部分的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种低成本适用性强的SOP芯片合封框架及封装工艺，以缓解现有技术中存在的封装框架只能满足当前产品需求,随着芯片和晶体的尺寸不断变化，单一的框架已经不能够满足多个产品的要求,并且集成电路板结构复杂、产品整体性能差的问题。

为了实现上述目的，本发明采用以下技术方案：

一种低成本适用性强的SOP芯片合封框架，包括合封框架，所述合封框架包括塑封料框、载片基岛和多个引脚，所述载片基岛设置在所述塑封料框上，所述引脚分两组对称设置在所述塑封料框两侧，所述载片基岛上分为芯片区域和晶体区域，所述芯片区域上设置有芯片主体，所述晶体区域上设置有晶体，所述芯片主体通过引线分别与所述晶体和所述引脚电连接。

在上述方案的基础上，进一步的，所述塑封料框的材质为环氧树脂，材料结构稳定，强度高，不易损坏，并且散热效果好。

在上述方案的基础上，进一步的，所述载片基岛和所述引脚的材质均为铜，且所述载片基岛和所述引脚的表面镀银，可以减少信号衰减，保证信号传输质量和效率。

在上述方案的基础上，进一步的，所述芯片区域和所述晶体区域最小间距0.1mm，可以满足两者之间的最小间距尺寸，使得芯片主体和晶体之间留有一定的空间，保证芯片主体和晶体两者可以正常工作，互不影响。

在上述方案的基础上，进一步的，所述芯片区域和所述晶体区域的最大边界尺寸与所述载片基岛的边界尺寸相匹配，保证可以容纳目前芯片主体的最大尺寸和晶体的尺寸总和，可以安装各种不同尺寸的芯片主体和晶体，兼容性良好。