[发明专利]存储器、存储器控制方法和系统

说明书

公开了一种存储器、存储器控制方法和系统。存储器包括：第一电路集合，包括存储单元阵列、以及基于接收到的外部指令对存储单元阵列进行操作的第一控制逻辑电路；以及第二电路集合，包括第二控制逻辑电路和电源管理器。响应于低功耗状态指令，电源管理器禁用第一电路集合，存储器进入低功耗状态；响应于接收芯片选通信号和第一预定接口的输入信号的第一预定组合信号，第二控制逻辑电路使电源管理器为第一电路集合供电，使得存储器从低功耗状态进入待机状态。通过额外设置的逻辑控制电路，可以在该电路的控制下通过例如CS和CLK接口的组合信号退出能将所有无关电路断电的低功耗状态，从而在确保低功耗状态正确退出的情况下进一步降低存储器芯片的功耗。

技术领域

本公开涉及存储器领域，尤其涉及一种存储器、存储器控制方法和相应系统。

背景技术

闪存(Flash)，以其高存储密度，高可靠性和低功耗的特性，在现今得到愈发广泛的应用。闪存包括NAND闪存和NOR闪存。NOR闪存又称为代码型存储器，通常配合微控制器使用，支持芯片内执行(XIP，eXecute In Place)，并在汽车电子、可穿戴设备、智能家电、家用医疗设备等方向有着广泛的应用。NAND闪存则广泛应用在各种存储卡、U盘、SSD和eMMC等大容量设备中。随着设备性能和集成度的提高，以及分布式应用的特点，更换电池或频繁充电会带来诸多不便。因此，如何延长电池使用时间以及降低器件功耗是闪存应用目前面临的一个重要挑战。

发明内容

本公开要解决的一个技术问题是提供一种存储器、存储器控制方法和系统。本发明的存储器包括额外设置的逻辑控制电路，在该电路的控制下可以通过例如CS和CLK接口的信号组合退出能够将所有无关电路断电的低功耗状态，从而在确保低功耗状态正确退出的情况下进一步降低存储器芯片的功耗。

根据本公开的第一个方面，提供了一种存储器，包括：第一电路集合，包括存储单元阵列、以及基于接收到的外部指令对所述存储单元阵列进行操作的第一控制逻辑电路；以及第二电路集合，包括第二控制逻辑电路和电源管理器，其中，响应于进入低功耗状态指令，所述电源管理器禁用所述第一电路集合，所述存储器进入低功耗状态，响应于接收芯片选通信号和第一预定接口的输入信号的第一预定组合信号，所述第二控制逻辑电路使所述电源管理器为所述第一电路集合供电，使得所述存储器从所述低功耗状态进入待机状态。

可选地，所述第一预定接口是时钟接口，并且响应于接收到芯片选通信号和预定触发次数的时钟信号的所述第一预定组合信号，所述第二控制逻辑电路使所述电源管理器为所述第一电路集合供电。

可选地，所述第一预定接口包括如下的至少一个：保持接口；写保护接口；时钟接口；数据输入接口；和数据输出接口。

可选地，所述存储器包括电源端口，所述电源端口连接外部电源，所述第二电路集合由所述外部电源供电。

可选地，所述第二电路集合包括芯片选通信号缓冲和第一预定接口信号缓冲。

可选地，所述第一电路集合包括指令译码器，响应于所述指令译码器接收到进入低功耗状态指令，所述电源管理器禁用所述第一电路集合，所述存储器从待机状态进入低功耗状态。

可选地，所述第二电路集合包括还包括状态寄存器，其中，所述状态寄存器在待机状态和低功耗状态下处于使能状态。

可选地，所述存储器还包括第三电路集合，所述第三电路集合包括指令译码器，所述第二电路集合还包括状态寄存器和ID寄存器，响应于芯片选通信号和第二预定接口的输入信号的组合信号，所述第二控制逻辑电路使所述电源管理器为所述第三电路集合供电同时保持禁用所述第一电路集合，使得所述存储器从所述低功耗状态进入次低功耗状态。