[发明专利]基于三维异质集成的串行接口存储芯片

权利要求书

1.一种基于三维异质集成的串行接口存储芯片，其特征在于，包括：

串行接口逻辑组件，包括第一键合区域；

存储组件，包括第二键合区域；所述串行接口逻辑组件与所述存储组件通过所述第一键合区域和所述第二键合区域三维异质集成键合连接。

2.根据权利要求1所述的基于三维异质集成的串行接口存储芯片，其特征在于，所述串行接口逻辑组件包括：

串行接口模块，用于传送数据；

数据协议模块，与所述串行接口模块连接，用于对所述数据进行处理；

存储控制模块，与所述数据协议模块连接；所述串行接口模块、所述数据协议模块以及所述存储控制模块与所述第一键合区域连接，所述存储控制模块通过所述第一键合区域和所述第二键合区域访问所述存储组件。

3.根据权利要求2所述的基于三维异质集成的串行接口存储芯片，其特征在于，所述串行接口模块、所述数据协议模块以及所述存储控制模块集成于同一晶圆并访问所述存储组件。

4.根据权利要求2所述的基于三维异质集成的串行接口存储芯片，其特征在于，所述串行接口逻辑组件包括：

串行接口单元；所述串行接口模块集成于所述串行接口单元，且所述串行接口单元为独立的晶圆；

数据控制逻辑单元；所述数据协议模块及所述存储控制模块集成于所述数据控制逻辑单元，且所述数据控制逻辑单元为独立的晶圆；所述串行接口单元与所述数据控制逻辑单元三维异质集成键合连接。

5.根据权利要求4所述的基于三维异质集成的串行接口存储芯片，其特征在于，所述数据控制逻辑单元包括所述第一键合区域和第三键合区域；所述串行接口单元包括第四键合区域；所述数据控制逻辑单元与所述存储组件通过所述第一键合区域和所述第二键合区域键合连接；所述串行接口单元与所述数据控制逻辑单元通过所述第三键合区域和所述第四键合区域键合连接。

6.根据权利要求4所述的基于三维异质集成的串行接口存储芯片，其特征在于，所述数据控制逻辑单元位于所述串行接口单元和所述存储组件之间。

7.根据权利要求4所述的基于三维异质集成的串行接口存储芯片，其特征在于，所述串行接口单元采用精度小于16nm的工艺制备。

8.根据权利要求7所述的基于三维异质集成的串行接口存储芯片，其特征在于，所述数据控制逻辑单元采用精度大于或等于16nm的工艺制备。

9.根据权利要求2所述的基于三维异质集成的串行接口存储芯片，其特征在于，所述串行接口模块为高速串行接口模块；所述高速串行接口模块用于将低速并行信号转换成高速串行信号，或将高速串行信号转换成低速并行信号。

10.根据权利要求1-9任一项所述的基于三维异质集成的串行接口存储芯片，其特征在于，所述存储组件为动态随机存储单元。