[发明专利]堆叠式FPGA的制作方法以及堆叠式FPGA

权利要求书

1.一种堆叠式FPGA的制作方法，其特征在于，所述方法包括：

对FPGA的功能电路进行分类，至少得到第一电路和第二电路，所述第一电路以及所述第二电路的参数信息不同；

将所述第一电路采用第一种制作工艺进行制作，得到至少一个第一FPGA晶圆；

将所述第二电路采用第二种制作工艺进行制作，得到至少一个第二FPGA晶圆；

将至少一个所述第一FPGA晶圆和至少一个所述第二FPGA晶圆层叠设置，得到堆叠式FPGA。

2.根据权利要求1所述的方法，其特征在于，所述对FPGA的功能电路进行分类，至少得到第一电路和第二电路，包括：

根据功能电路的参数信息，对FPGA的功能电路进行分类，至少得到第一电路和第二电路；

所述参数信息至少包括以下任意一项或组合：功能电路的设计需求信息、功能电路的性能稳定性与制作工艺要求的关系信息、功能电路的属性信息。

3.根据权利要求1所述的方法，其特征在于，

所述第一种制作工艺与所述第二种制作工艺的纳米级别不相同。

4.根据权利要求1所述的方法，其特征在于，

所述将至少一个所述第一FPGA晶圆和至少一个所述第二FPGA晶圆层叠设置，得到堆叠式FPGA，包括：

基于3DIC封装技术或者2.5D封装技术将至少一个所述第一FPGA晶圆和至少一个所述第二FPGA晶圆整合或集成，得到所述堆叠式FPGA。

5.根据权利要求1所述的方法，其特征在于，

所述第一电路包括可配置逻辑电路、专用SRAM存储器、用户配置逻辑电路、编码器、解码器和Digital IP中的至少一种；

所述第二电路包括可配置输入输出电路、Analog IP电路、锁相环、串行电路、解串行电路、通用输入/输出电路、存储器、熔丝和电感线圈中的至少一种功能电路。

6.一种堆叠式FPGA，其特征在于，所述堆叠式FPGA包括：

第一FPGA晶圆，所述第一FPGA晶圆上设置有第一电路；

第二FPGA晶圆，所述第二FPGA晶圆上设置有第二电路；所述第一电路以及所述第二电路的参数信息不同；

其中，所述第一FPGA晶圆和所述第二FPGA晶圆层叠连接设置，组成所述堆叠式FPGA。

7.根据权利要求6所述的堆叠式FPGA，其特征在于，

所述第一电路包括可配置逻辑电路、专用SRAM存储器、用户配置逻辑电路、编码器、解码器和Digital IP中的至少一种；

所述第二电路包括可配置输入输出电路、Analog IP电路、锁相环、串行电路、解串行电路、通用输入/输出电路、存储器、熔丝和电感线圈中的至少一种。

8.根据权利要求6所述的堆叠式FPGA，其特征在于，

所述第一FPGA晶圆和所述第二FPGA晶圆的制作工艺的纳米级别不同。

9.根据权利要求8所述的堆叠式FPGA，其特征在于，

所述第一FPGA晶圆的制作工艺的纳米级别为12纳米、22纳米或28纳米；

所述第二FPGA晶圆的制作工艺的纳米级别为40纳米或65纳米。

10.根据权利要求6所述的堆叠式FPGA，其特征在于，

所述第一FPGA晶圆和所述第二FPGA晶圆采用2.5D或3DIC封装技术层叠设置，以得到所述堆叠式FPGA。

11.根据权利要求6所述的堆叠式FPGA，其特征在于，

所述第一FPGA晶圆以及所述第二FPGA晶圆至少为二；

所述第一FPGA晶圆与所述第二FPGA晶圆层叠间隔设置，且互相连接；或者，

至少两个所述第一FPGA晶圆层叠设置，至少两个所述第二FPGA晶圆层叠设置，层叠设置的至少两个所述第一FPGA晶圆与层叠设置的至少两个所述第二FPGA晶圆层叠设置。