[发明专利]基于FPGA的内存修复系统

说明书

本申请涉及一种基于FPGA的内存修复系统。该系统包括：内部存储器，用于存储数据；缺陷管理控制器，与内部存储器连接，缺陷管理控制器为将实现内存缺陷管理的预设编码烧录到FPGA平台得到的，缺陷管理控制器用于测试内部存储器中的内存颗粒，并修复指示错误的目标内存颗粒。本申请将内存的缺陷管理在FPGA平台上实现，打破了Intel的技术封锁，并基于FPGA平台，实现了功能可扩展，解决了内存缺陷管理受制于Intel，无法进行扩展的技术问题。

技术领域

本申请涉及半导体技术领域，尤其涉及一种基于FPGA的内存修复系统。

背景技术

内存是由半导体硅制作的磁性存储器，内存是由高纯净单晶硅做出圆柱体的硅锭，硅锭在切片后得到晶圆，晶圆上的一个小块就是晶圆体，也称为Die，经过封装之后就成为一个内存颗粒。由于由高纯净单晶硅做出来圆柱体的硅锭本身就自带缺陷，硅锭在切片后得到晶圆自然有问题，这些缺陷分布在整个晶圆上，因此由晶圆生产出来的内存产品中，需要对内存进行缺陷管理。

目前，相关技术中，针对此问题通常有两种解决方法，一是直接更换坏掉的内存颗粒，这种方式的修复需要先对坏掉内存颗粒做解焊，再把好的内存颗粒焊上去。整个过程出现二次缺陷的概率很高，如DIMM(Dual-Inline-Memory-Modules，双列直插式内部存储器)，在解焊的时候也存在对相邻的内存颗粒造成伤害的问题。另一种是使用Intel serverCPU，针对DDR4(Double Data Rate，双倍速率)内存规格，基于JEDEC 79-4C标准的PPR(postpackage repair，封装后修复)技术对内存颗粒进行修复。它是使用Intel server CPU的CPCG模块对DIMM上的内存颗粒进行定向的修复命令的发送。由于不使用焊接的方式直接进行内存颗粒的替换，所以此方式能够大大减少人力，也能大大减少焊接的二次伤害。然而，由于Intel对此类技术的封锁，所以内存缺陷的管理一直受制于Intel，且无法在此基础上进行扩展。

针对内存缺陷管理受制于Intel，无法进行扩展的问题，目前尚未提出有效的解决方案。

发明内容

本申请提供了一种基于FPGA的内存修复系统，以解决内存缺陷管理受制于Intel，无法进行扩展的技术问题。

该基于FPGA的内存修复系统，包括：

内部存储器，用于存储数据；

缺陷管理控制器，与内部存储器连接，缺陷管理控制器为将实现内存缺陷管理的预设编码烧录到FPGA平台得到的，缺陷管理控制器用于测试内部存储器中的内存颗粒，并修复指示错误的目标内存颗粒。

可选地，该缺陷管理控制器，包括：

可编程逻辑控制端，与内部存储器连接，用于在接收到测试指令的情况下，按照测试指令指示的目标测试模式对内部存储器进行测试，其中，目标测试模式包括读写测试、容量测试、等待时间测试及带宽测试中的至少一种。

可选地，该缺陷管理控制器，还包括：

处理系统控制端，与可编程逻辑控制端连接，用于从多个测试模式中确定目标测试模式，并向可编程逻辑控制端发送测试指令。

可选地，可编程逻辑控制端，还用于采集内部存储器的测试数据，并将测试数据发送给处理系统控制端；处理系统控制端，还用于在接收到测试数据的情况下，根据测试数据确定出现错误的目标内存颗粒。

可选地，处理系统控制端，还用于生成指示修复目标内存颗粒的修复指令，并将修复指令发送给可编程逻辑控制端；可编程逻辑控制端，还用于在接收到修复指令的情况下，对目标内存颗粒执行修复操作。