[发明专利]半导体器件的制作方法

说明书

本公开实施例公开了一种半导体器件的制作方法。所述方法包括：提供伪堆叠结构；其中，所述伪堆叠结构包括：交替堆叠设置的绝缘层和间隙以及贯穿所述伪堆叠结构的凹槽，所述凹槽与所述间隙连通；沿所述凹槽和所述间隙共形地沉积介电材料，以形成覆盖所述凹槽侧壁、所述间隙表面和所述凹槽底部的介电层；对覆盖所述凹槽侧壁和覆盖所述凹槽底部的所述介电层进行掺杂处理，以形成第一掺杂区；利用刻蚀剂去除所述第一掺杂区；其中，所述刻蚀剂与覆盖所述间隙表面的所述介电层之间的化学反应为惰性反应。

技术领域

本公开实施例涉及半导体器件领域，尤其涉及一种半导体器件的制作方法。

背景技术

随着科技的发展，人们生活中的便携式电子设备越来越多，比如数码相机、MP3、平板电脑和智能手机等。因此，存储器的市场也得到了快速成长，使得存储器的集成度和位密度逐渐增加。

然而，随着存储器的集成度和位密度的增加，存储器中用于沉积薄膜以形成相关功能结构的通孔或沟槽的特征尺寸越来越小，导致沉积薄膜的难度增加、均匀性降低。因此，如何在保证存储器的集成度和位密度较高的同时，降低薄膜的沉积难度、提高其均匀性，成为亟待解决的问题。

发明内容

有鉴于此，本公开实施例提供一种半导体器件的制作方法，所述方法包括：

提供伪堆叠结构；其中，所述伪堆叠结构包括：交替堆叠设置的绝缘层和间隙以及贯穿所述伪堆叠结构的凹槽，所述凹槽与所述间隙连通；

沿所述凹槽和所述间隙共形地沉积介电材料，以形成覆盖所述凹槽侧壁、所述间隙表面和所述凹槽底部的介电层；

对覆盖所述凹槽侧壁和覆盖所述凹槽底部的所述介电层进行掺杂处理，以形成第一掺杂区；

利用刻蚀剂去除所述第一掺杂区；其中，所述刻蚀剂与覆盖所述间隙表面的所述介电层之间的化学反应为惰性反应。

在一些实施例中，所述对覆盖所述凹槽侧壁和覆盖所述凹槽底部的所述介电层进行掺杂处理，以形成第一掺杂区，包括：

对覆盖所述凹槽侧壁和覆盖所述凹槽底部的所述介电层进行离子注入处理，以在覆盖所述凹槽侧壁和覆盖所述凹槽底部的所述介电层中引入缺陷。

在一些实施例中，所述刻蚀剂和所述第一掺杂区之间的反应速率，与所述刻蚀剂和覆盖所述间隙表面的所述介电层之间的反应速率之比大于25。

在一些实施例中，所述介电层的组成材料包括：介电常数大于3.9的介电材料；

所述第一掺杂区中的掺杂粒子包括：硼、磷、氩、锗、铟、碳或氮；

所述刻蚀剂的组成材料包括：稀硫酸和双氧水的混合物，或者，氢氟酸。

在一些实施例中，所述介电层的组成材料包括：氧化铝、氧化铪或者二氧化钛等。

在一些实施例中，所述提供伪堆叠结构，包括：

在衬底上形成堆叠结构；其中，所述堆叠结构包括：交替堆叠设置的绝缘层和牺牲层，以及贯穿所述堆叠结构的支撑柱；

形成贯穿所述堆叠结构的所述凹槽；

去除所述牺牲层，以形成所述间隙；其中，所述间隙显露所述支撑柱的侧壁。

在一些实施例中，所述衬底表面，包括：第一区域和第二区域；其中，所述堆叠结构位于所述第一区域；

所述方法还包括：

在沿所述凹槽和所述间隙共形地沉积所述介电材料的同时，形成覆盖所述第二区域的所述介电材料；

在对覆盖所述凹槽侧壁和覆盖所述凹槽底部的所述介电层进行掺杂处理时，对覆盖所述第二区域的所述介电材料进行所述掺杂处理，以在所述第二区域中形成第二掺杂区；