[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，方法包括：形成衬底，包括第一区和若干第二区，衬底上具有相互分立的若干初始鳍部；形成第一隔离层以及第一隔离层上的第一掩膜层，第一隔离层和第一掩膜层暴露出若干第二区的若干初始鳍部；在形成第一掩膜层后，以第一掩膜层为掩膜，刻蚀若干第二区上的若干初始鳍部，形成若干中间鳍部；对若干第二区上的中间鳍部和衬底进行离子注入，形成改性区；去除改性区，形成若干鳍部，并且，去除改性区之后，第二区表面具有交替的若干凸起和若干凹陷，第二区表面低于第一区表面，或者第二区表面的最高处齐平于第一区表面；在去除改性区后，在若干第二区表面形成第二隔离层。从而提高了半导体结构的性能和可靠性。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE：short-channel effects)更容易发生。

鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比，FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。

然而，现有技术中半导体结构的性能仍有待提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体结构的性能和可靠性。

为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：衬底，所述衬底包括第一区和若干第二区，所述第二区表面具有交替的若干凸起和若干凹陷，并且，所述第二区表面低于第一区表面，或者所述第二区表面的最高处齐平于第一区表面；位于所述第一区上的若干鳍部，若干鳍部之间的间距均匀；位于所述第一区上的第一隔离层；位于若干第二区表面的第二隔离层。

可选的，所述第一隔离层表面和所述第二隔离层表面高于若干鳍部表面。

可选的，所述交替的若干凸起和若干凹陷构成连续的波浪形表面。

可选的，在第一方向上，所述第一区表面和第二区表面之间的最小间距在3纳米以上，所述第一方向与垂直于第一区表面的方向平行。

可选的，所述第二区表面的最高处与最低处之间在第一方向上的间距在50埃以上，所述第一方向与垂直于第一区表面的方向平行。

相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：形成衬底，所述衬底上具有相互分立的若干初始鳍部，若干初始鳍部之间的间距均匀，所述衬底包括第一区和若干第二区，且若干初始鳍部位于所述第一区和若干第二区上；在所述第一区表面和第一区上的若干初始鳍部表面形成第一隔离层、以及位于第一隔离层上的第一掩膜层，所述第一隔离层和第一掩膜层暴露出若干第二区的若干初始鳍部；在形成第一掩膜层后，以所述第一掩膜层为掩膜，刻蚀若干第二区上的若干初始鳍部，形成若干中间鳍部，所述第二区上的中间鳍部顶面高于衬底表面且低于第一区上的中间鳍部顶面；对若干第二区上的中间鳍部和衬底进行离子注入，在第二区上的中间鳍部和衬底中形成改性区；刻蚀所述改性区，直至去除所述改性区，形成若干鳍部，并且，去除所述改性区之后，所述第二区表面具有交替的若干凸起和若干凹陷，所述第二区表面低于第一区表面，或者所述第二区表面的最高处齐平于第一区表面；在去除所述改性区后，在若干第二区表面形成第二隔离层。

可选的，形成所述第一隔离层和第一掩膜层的方法包括：在第一区表面、若干第二区表面和若干初始鳍部表面形成初始第一隔离层；在所述初始第一隔离层表面形成第一掩膜层，所述第一掩膜层暴露出若干第二区上的初始第一隔离层表面；以所述第一掩膜层为掩膜，对若干第二区上的初始第一隔离层进行刻蚀，直至去除若干第二区上的初始第一隔离层，形成所述第一隔离层。