[发明专利]一种系统级封装结构及其制作方法

说明书

本发明公开了一种系统级封装结构，包括：至少一裸片、若干第一焊盘及引脚、至少一无源器件、导电框架和封塑层；所述导电框架复用为所述无源器件，所述无源器件与所述引脚电连接；所述第一焊盘设置在所述引脚上；所述裸片与所述第一焊盘电连接；所述封塑层包覆所述裸片、所述第一焊盘、所述引脚、所述无源器件和所述导电框架。本发明提供的系统级封装结构，省去封装实体无源器件到芯片当中，一方面可以提高生产效率，另一方面还可以实现系统级封装结构的小型化。

技术领域

本发明涉及半导体封装技术领域，尤其涉及一种系统级封装结构及其制作方法。

背景技术

随着人们对电子产品小型化、系统化、多功能等方向的持续追求，超大规模集成电路特征尺寸在不断缩小。但是，当IC的特征尺寸即将达到物理极限时，人们不得不去寻求新技术、新设计、新材料来“超越摩尔”。

系统级封装技术(system in package，SIP)是将一个系统或子系统的全部或大部份电子功能配置在整合型基板内，而芯片以2D、3D的方式接合到整合型基板的封装方式。SIP不仅可以组装多个芯片，还可以作为一个专门的处理器、DRAM(动态随机存取存储器)、快闪存储器与被动元件结合电阻器和电容器、连接器、天线等，全部安装在同一基板上。

现有的封装结构中，为了SIP封装的小型化除了将不同芯片的裸片封装到一起外还可以把芯片的外围元器件如电阻电容电感等也封装到一起。因为无源器件如电阻电容电感等有其业界标准的体积尺寸等原因必然使封装后的SIP芯片体积变大，不利于SIP芯片小型化的需求，如果不把外围器件封装到一起，又会产生整个柔性电路板体积过大等问题，并且造成整个电路的寄生参数增高，电性能下降。

发明内容

为了解决上述技术问题或者至少部分地解决上述技术问题，本发明实施例提供了一种系统级封装结构及其制作方法。

本发明实施例提供一种系统级封装结构，包括：至少一裸片、若干第一焊盘及引脚、导电框架和封塑层；所述导电框架至少部分复用为无源器件，所述无源器件与所述引脚电连接；所述第一焊盘设置在所述引脚上；所述裸片与所述第一焊盘电连接；所述封塑层包覆所述裸片、所述第一焊盘、所述引脚、所述无源器件和所述导电框架。

优选地，所述无源器件为电阻类、电感类和电容类元件中的至少一种元件。

优选地，所述电感类元件为线圈类结构。

优选地，所述封塑层的厚度为0.4mm-1.5mm。

优选地，所述导电框架的厚度为50um-300um。

优选地，所述引脚包括第一引脚和第二引脚，所述第一引脚与所述无源器件电连接，所述第二引脚用于连接外部电路。

优选地，所述裸片包括第一表面，所述第一表面设置有焊盘或者通孔，所述第一表面与所述第一焊盘电连接。

本发明实施例还提供一种系统级封装结构的制作方法，该方法包括：

提供载板，在所述载板上形成金属层；

蚀刻所述金属层得到导电框架及引脚，所述导电框架至少部分复用为无源器件；

在所述引脚上设置若干第一焊盘；

在所述第一焊盘上设置至少一裸片，所述裸片与所述第一焊盘电连接；

在所述载板上形成包埋所述裸片、所述第一焊盘、所述引脚、所述无源器件和所述导电框架的封塑层；

去除载板；

切割形成所述系统级封装结构。

优选地，所述引脚包括第一引脚和第二引脚，所述第一引脚与所述无源器件电连接，所述第二引脚用于连接外部电路。