[发明专利]VDMOS器件及其制造方法

说明书

本发明提供一种VDMOS器件及其制造方法，所述器件包括结构相同的元胞单元；各元胞单元构成元胞水平结构；所述元胞水平结构，包括：若干个并列的源区，和围绕各所述源区的栅极区；各所述栅极区于延伸方向上交汇重叠形成栅极交汇区，其余的形成栅极非交汇区；于所述栅极交汇区设有分隔区；于所述元胞单元对应所述栅极非交汇区设有JFET区；于所述元胞单元对应所述分隔区设有JFET隔断区；所述JFET隔断区处不同导电类型的掺杂离子浓度差大于所述JFET区处浓度差，使栅极交汇区于斜线方向上的耗尽层易于扩展，从而耗尽层更易于接触和融合，进而提高了沿所述斜线方向上的击穿电压，提升了器件的耐压性和稳定性。

技术领域

本发明涉及半导体器件技术领域，更具体地，涉及VDMOS器件及其制造方法。

背景技术

VDMOS(Vertical Double Diffused Metal Oxide Semiconductor，垂直沟道双扩散金氧半导体)器件为电流垂直流动的电压控制型器件；在合适的栅极电压的控制下，半导体表面反型，形成导电沟道，漏极和源极之间实现电流导通。VDMOS作为功率器件，具有开关速度快，开关损耗小；输入阻抗高，驱动功率小等优点，被广泛用于逆变器、开关电源、电子镇流器等。

于现有VDMOS期间的制造工艺中，通常采用普注的方式形成JFET区于栅极的下方，当所述VDMOS器件的元胞水平结构为多边形结构的阵列排布时，受元胞自身形状的影响，于栅格结构的交汇区形成规则的多边形；沿该多边形的斜线或对角线方向上，由于普注时掺杂物相互叠加，导致该斜线或对角线方向上的栅格交汇区中的JFET区，相较于栅极非交汇区中JFET区的宽度更大，进而导致两端PN结所形成的耗尽区不易相互接触，则导致VDMOS器件于反向承压时，于该斜线或对角线方向上存在击穿电压降低和耐压性降低的情况，更严重会导致漏电等问题。

发明内容

鉴于以上现有技术中存在的缺点，本发明的目的在于提供一种VDMOS器件及其制造方法，用于解决现有技术中，由于元胞自身形状的影响，VDMO器件于栅格结构交汇区的斜线方向上，存在击穿电压降低的问题。

为实现上述目的及其他相关目的，本发明于第一方面提供一种VDMOS器件，包括若干个相互隔离的源区，和围绕各所述源区设置的栅极区；所述源区的边界和所述栅极区的边界重合；各所述栅极区于延伸方向上的交汇重叠区域形成栅极交汇区，其余的所述栅极区形成栅极非汇区；于所述栅极交汇区设有分隔区；所述元胞单元于对应所述栅极非交汇区设有JFET区；所述元胞单元于对应所述分隔区设有JFET隔断区；所述JFET区和所述JFET隔断区具有相同的导电类型，且所述JFET区的掺杂浓度大于所述JFET隔断区的掺杂浓度。

于本发明一实施例中，所述分隔区的边界范围位于所述栅极交汇区的边界范围内，且所述分隔区的面积不大于所述栅极交汇区的面积。

于本发明一实施例中，所述元胞单元包括：半导体基体，包括第一导电类型的衬底和位于所述衬底上的外延层；所述外延层为第一导电类型；所述衬底为所述VDMOS的漏极区；JFET区，为第一导电类型，各所述JFET区形成于所述外延层对应所述栅极非交汇区中，且所述JFET从所述外延层的上表面向所述衬底方向延伸；JFET隔断区，为第一导电类型，各所述JFET隔断区形成于所述外延层对应所述分隔区中；第二导电类型阱区，位于所述栅极区两侧的所述外延层中；第一导电类型源区，位于所述第二导电类型阱区中且位于靠近所述JFET区的一侧；第二导电类型接触体区，位于所述第二导电类型阱区中，所述第二导电类型接触体区的侧壁与所述第一导电类型源区的侧壁相接触；栅极，位于所述外延层上表面的所述栅极区中；所述栅极包括栅极电极和栅极介质层；所述栅极与所述JFET区、所述第二导电类型阱区和所述第一导电类型源区接触；源极电极，为金属层，与所述第一导电类型源区和所述第二导电类型接触体区连接；以及，漏极电极，位于所述衬底远离所述外延层的表面上。

于本发明一实施例中，所述JFET隔断区为所述外延层的部分，所述JFET隔断区的掺杂浓度和所述外延层的掺杂浓度相同。