[发明专利]半导体结构及半导体结构的制作方法在审
申请号: | 202111242748.9 | 申请日: | 2021-10-25 |
公开(公告)号: | CN116033738A | 公开(公告)日: | 2023-04-28 |
发明(设计)人: | 刘翔 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H10B12/00 | 分类号: | H10B12/00;H01L21/762 |
代理公司: | 北京律智知识产权代理有限公司 11438 | 代理人: | 李建忠;阚梓瑄 |
地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 制作方法 | ||
1.一种半导体结构,其特征在于,包括:
衬底;
隔离结构,所述隔离结构形成于所述衬底内;
字线,所述字线的部分位于所述隔离结构内;
导电部,所述导电部位于所述隔离结构的底部。
2.根据权利要求1所述的半导体结构,其特征在于,所述导电部与所述衬底相接触。
3.根据权利要求2所述的半导体结构,其特征在于,所述导电部与所述衬底的电压均为负电压。
4.根据权利要求2所述的半导体结构,其特征在于,所述导电部包括:
第一导电层,所述第一导电层的部分位于所述隔离结构内。
5.根据权利要求4所述的半导体结构,其特征在于,所述第一导电层与所述衬底相接触;
其中,所述第一导电层的材料包括多晶硅。
6.根据权利要求4所述的半导体结构,其特征在于,所述导电部还包括:
第二导电层,所述第二导电层与所述衬底相接触,所述第一导电层位于所述第二导电层的上表面。
7.根据权利要求6所述的半导体结构,其特征在于,所述第一导电层的材料包括金属材料,所述第二导电层的材料包括金属硅化物。
8.根据权利要求1所述的半导体结构,其特征在于,所述字线为埋入式字线。
9.根据权利要求1所述的半导体结构,其特征在于,所述隔离结构为浅沟道隔离结构。
10.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构还包括:
第一接触插塞;
第二接触插塞,所述第一接触插塞和所述第二接触插塞分别位于所述字线的两侧;
其中,所述第一接触插塞和所述第二接触插塞均为电容接触插塞。
11.根据权利要求1所述的半导体结构,其特征在于,所述导电部位于所述字线的下方,且与所述字线绝缘设置。
12.根据权利要求11所述的半导体结构,其特征在于,所述导电部的高度小于所述导电部与所述字线之间的间距。
13.一种半导体结构的制作方法,其特征在于,包括:
提供衬底;
在衬底内形成沟槽;
在所述沟槽内形成隔离结构,且所述隔离结构的底部形成有导电部;
在所述隔离结构上形成字线沟槽;
在所述字线沟槽内形成字线。
14.根据权利要求13所述的半导体结构的制作方法,其特征在于,形成所述导电部包括:
在所述沟槽内形成第一导电层,所述第一导电层作为所述导电部;
其中,所述第一导电层与所述沟槽侧壁之间形成有第一绝缘层。
15.根据权利要求14所述的半导体结构的制作方法,其特征在于,在所述沟槽内沉积多晶硅,以形成所述第一导电层。
16.根据权利要求13所述的半导体结构的制作方法,其特征在于,形成所述导电部包括:
通过所述沟槽在所述衬底上形成第二导电层;
在所述第二导电层的上表面形成第一导电层,所述第一导电层和所述第二导电层作为所述导电部;
其中,所述第一导电层形成于所述沟槽内,所述第一导电层与所述沟槽侧壁之间形成有第一绝缘层。
17.根据权利要求16所述的半导体结构的制作方法,其特征在于,在所述衬底内沉积第一金属材料并进行热处理,以形成金属硅化物,所述金属硅化物作为所述第二导电层;
在所述金属硅化物上形成第二金属材料,所述第二金属材料作为所述第一导电层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111242748.9/1.html,转载请声明来源钻瓜专利网。