[发明专利]半导体结构及半导体结构的制作方法在审
申请号: | 202111242748.9 | 申请日: | 2021-10-25 |
公开(公告)号: | CN116033738A | 公开(公告)日: | 2023-04-28 |
发明(设计)人: | 刘翔 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H10B12/00 | 分类号: | H10B12/00;H01L21/762 |
代理公司: | 北京律智知识产权代理有限公司 11438 | 代理人: | 李建忠;阚梓瑄 |
地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 制作方法 | ||
本公开涉及半导体技术领域,提出了一种半导体结构及半导体结构的制作方法。半导体结构,包括:衬底;隔离结构,隔离结构形成于衬底内;字线,字线的部分位于隔离结构内;导电部,导电部位于隔离结构的底部,用于排斥电子。通过使得导电部位于隔离结构的底部,从而在字线打开时,隔离结构底部的导电部会排斥表面电子,从而阻断漏电路径,以此避免半导体结构出现漏电问题,改善半导体结构的性能。
技术领域
本公开涉及半导体技术领域,尤其涉及一种半导体结构及半导体结构的制作方法。
背景技术
随着DRAM(Dynamic Random Access Memory)尺寸的不断缩小,存储区域的晶体管尺寸也在不断缩小,由此带来严重的漏电流问题,影响器件性能。
发明内容
本公开提供一种半导体结构及半导体结构的制作方法,以改善半导体结构的性能。
根据本公开的第一个方面,提供了一种半导体结构,包括:
衬底;
隔离结构,隔离结构形成于衬底内;
字线,字线的部分位于隔离结构内;
导电部,导电部位于隔离结构的底部。
在本公开的一个实施例中,导电部与衬底相接触。
在本公开的一个实施例中,导电部与衬底的电压均为负电压。
在本公开的一个实施例中,导电部包括:
第一导电层,第一导电层的部分位于隔离结构内。
在本公开的一个实施例中,第一导电层与衬底相接触;
其中,第一导电层的材料包括多晶硅。
在本公开的一个实施例中,导电部还包括:
第二导电层,第二导电层与衬底相接触,第一导电层位于第二导电层的上表面。
在本公开的一个实施例中,第一导电层的材料包括金属材料,第二导电层的材料包括金属硅化物。
在本公开的一个实施例中,字线为埋入式字线。
在本公开的一个实施例中,隔离结构为浅沟道隔离结构。
在本公开的一个实施例中,半导体结构还包括:
第一接触插塞;
第二接触插塞,第一接触插塞和第二接触插塞分别位于字线的两侧;
其中,第一接触插塞和第二接触插塞均为电容接触插塞。
在本公开的一个实施例中,导电部位于字线的下方,且与字线绝缘设置。
在本公开的一个实施例中,导电部的高度小于导电部与字线之间的间距。
根据本公开的第二个方面,提供了一种半导体结构的制作方法,包括:
提供衬底;
在衬底内形成沟槽;
在沟槽内形成隔离结构,且隔离结构的底部形成有导电部;
在隔离结构上形成字线沟槽;
在字线沟槽内形成字线。
在本公开的一个实施例中,形成导电部包括:
在沟槽内形成第一导电层,第一导电层作为导电部;
其中,第一导电层与沟槽侧壁之间形成有第一绝缘层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111242748.9/2.html,转载请声明来源钻瓜专利网。