[发明专利]一种数字集成电路的前端工艺迁移优化方法及系统

权利要求书

1.一种数字集成电路的前端工艺迁移优化方法，其特征在于，包括：

步骤1、获取原始工艺下的数字集成电路和目标工艺的设计工具包；

步骤2、按照该原始工艺和该目标工艺间最小线宽的比值，初始化该数字集成电路中器件的尺寸，得到该数字集成电路中各器件的初始长度和初始宽度；

步骤3、根据该初始长度、该初始宽度和该设计工具包，确定各器件的尺寸约束；

步骤4、在满足所有器件的尺寸约束的集合中取多组尺寸参数，对每组尺寸参数进行电路仿真，得到每组尺寸参数对应的关键路径延时和电流值，并按照该目标工艺下集成电路版图的设计规则以及整体的版图规划，确定每组尺寸参数下的电路版图面积；

步骤5、以每组尺寸参数作为训练输入，以每组尺寸参数对应的该关键路径延时、该电流值和该电路版图面积为训练目标，训练基于DNN网络的数字集成电路工艺迁移模型；

步骤6、获取工艺迁移的优化目标，将该数字集成电路工艺迁移模型代入该优化目标，同时结合该尺寸约束，使用几何规划方法，得到在该优化目标和该目标工艺下对应的各器件尺寸参数。

2.如权利要求1所述的数字集成电路的前端工艺迁移优化方法，其特征在于，该步骤2包括：

目标工艺下器件初始长度LP_i的计算过程如下：

LP_i＝LS_i*NL₂/NL₁，(i＝1,2,...M)

LS_i为原始工艺下该数字集成电路中第i个器件的长度，NL₁和NL₂分别为原始工艺和目标工艺对应的最小线宽；

目标工艺下器件初始宽度WP_i的计算过程如下：

WP_i＝WS_i*NL₂/NL₁，(i＝1,2,...M)；

其中WP_i为目标工艺下该数字集成电路中第i个器件的初始宽度，WS_i为原始工艺下该数字集成电路中第i个器件的宽度。

3.如权利要求2所述的数字集成电路的前端工艺迁移优化方法，其特征在于，步骤3中该尺寸约束包括器件宽度约束和长度约束；

长度约束为数字集成电路中第i个器件的长度L_i需满足：

(1-alpha)LP_i＝L_i＝(1+alpha)LP_i，

且L_i＝L_min，L_i％G_min＝0

其中L_min为目标工艺设计工具包中器件的最小长度，G_min为目标工艺设计工具包中器件的最小格点，0alpha1,L_i％G_min表示L_i除以G_min的余数；

宽度约束为数字集成电路中第i个器件的长度W_i需满足：

(1-beta)WP_i＝W_i＝(1+beta)WP_i，

且W_i＝W_min，W_i％G_min＝0

其中，0beta1，其中W_min为目标工艺设计工具包中器件的最小宽度。