[发明专利]一种存储器CMOS电路

说明书

本发明提供一种存储器CMOS电路，所述存储器CMOS电路包括：高压功能电路，包括至少一个MOS管，其中一所述MOS管的源极端或漏极端接入输入高压；用于实现在使能信号有效时，其输出电压逐渐增大并达到最大值；辅助钳位电路，设于所述输入高压和所述MOS管的源极端或漏极端之间，用于在所述输出电压上升阶段，对输入所述MOS管源极端或漏极端的电压进行钳位，以使钳位电压小于所述输入高压。通过本发明提供的存储器CMOS电路，解决了现有存储器CMOS电路中的高压功能电路存在可靠性风险的问题。

分案说明

本申请是申请日为2020年11月25日、申请号为202011336570.X、发明名称为“一种存储器CMOS电路”的中国专利申请的分案申请。

技术领域

本发明属于集成电路设计领域，特别是涉及一种存储器CMOS电路。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速，闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

在3D NAND的CMOS电路中，通常会有一些功能电路(如开关电路和电平转换电路等)因工作在高压下，导致其中的MOS器件在输出电压上升阶段因漏源电压过大出现热载流子注入效应恶化的问题，从而导致此类高压功能电路存在可靠性风险。现有技术中，为了解决这一技术问题，通常采用具有更高耐压性能的MOS器件来设计此类高压功能电路，从而导致此类高压功能电路具有较大的面积和较小的电流。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种存储器CMOS电路，用于解决现有存储器CMOS电路中的高压功能电路存在可靠性风险的问题。

为实现上述目的及其他相关目的，本发明提供一种存储器CMOS电路，所述存储器CMOS电路包括：

高压功能电路，包括至少一个MOS管，其中一所述MOS管的源极端或漏极端接入输入高压；用于实现在使能信号有效时，其输出电压逐渐增大并达到最大值；

辅助钳位电路，设于所述输入高压和所述MOS管的源极端或漏极端之间，用于在所述输出电压上升阶段，对输入所述MOS管源极端或漏极端的电压进行钳位，以使钳位电压小于所述输入高压。

可选地，所述辅助钳位电路包括：第一耗尽型高压NMOS管及第二耗尽型高压NMOS管，所述第一耗尽型高压NMOS管的第一连接端与所述第二耗尽型高压NMOS管的第一连接端相连并接入所述输入高压，所述第一耗尽型高压NMOS管的第二连接端与所述第二耗尽型高压NMOS管的第二连接端相连并接入所述MOS管的源极端或漏极端，所述第一耗尽型高压NMOS管的栅极端接入预设电压，所述第二耗尽型高压NMOS管的栅极端连接于所述高压功能电路的输出端；其中，所述预设电压小于所述输入高压，所述第二耗尽型高压NMOS管的阈值电压小于0。

可选地，所述预设电压等于所述输入高压的一半。

可选地，所述第一耗尽型高压NMOS管的阈值电压小于0。

可选地，所述辅助钳位电路还包括：至少一个第三耗尽型高压NMOS管，所述第三耗尽型高压NMOS管的第一连接端与所述第一耗尽型高压NMOS管的第一连接端相连，所述第三耗尽型高压NMOS管的第二连接端与所述第一耗尽型高压NMOS管的第二连接端相连，所述第三耗尽型高压NMOS管的栅极端接入另一预设电压；其中，接入所述第三耗尽型高压NMOS管栅极端的预设电压小于接入所述第一耗尽型高压NMOS管栅极端的预设电压。