[发明专利]半导体结构的制作方法以及半导体结构

说明书

本申请提供了一种半导体结构的制作方法以及半导体结构，该方法包括：形成预备基底结构，预备基底结构包括衬底、堆叠结构、栅介电层以及介质材料层，其中，堆叠结构位于衬底上，堆叠结构包括本体结构和位于本体结构中的沟道孔，本体结构包括交替设置的绝缘介质层和牺牲层，栅介电层位于沟道孔的内壁上，介质材料层位于栅介电层的部分表面上，且介质材料层的裸露表面低于本体结构的远离衬底的表面；去除部分的栅介电层，使得沟道孔的远离衬底的部分侧壁裸露，剩余的预备基底结构为基底结构，沟道孔中未被填充的部分形成凹槽；在凹槽中形成插塞；在插塞的裸露表面上形成导电柱。这样保证了半导体结构的成本较低。

技术领域

本申请涉及半导体领域，具体而言，涉及一种半导体结构的制作方法以及半导体结构。

背景技术

现有的3D NAND闪存结构的制造过程中，由于沟道孔中插塞的面积的限制，需在插塞上先形成预备金属导电柱，之后在预备金属导电柱上形成金属导电柱，其中，预备金属导电柱与插塞的接触面为底面，与金属导电柱的接触面为顶面，底面的面积小于顶面的面积，以此来保证金属导电柱与沟道孔的接触面积满足设计要求。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种半导体结构的制作方法以及半导体结构，以解决现有技术中3D NAND闪存制作过程中，需要在沟道孔的表面上形成预备金属导电柱，造成制作成本较高的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，包括：形成预备基底结构，所述预备基底结构包括衬底、堆叠结构、栅介电层以及介质材料层，其中，所述堆叠结构位于所述衬底上，所述堆叠结构包括本体结构和位于所述本体结构中的沟道孔，所述本体结构包括交替设置的绝缘介质层和牺牲层，所述栅介电层位于所述沟道孔的内壁上，所述介质材料层位于所述栅介电层的部分表面上，且所述介质材料层的裸露表面低于所述本体结构的远离所述衬底的表面；去除部分的所述栅介电层，使得所述沟道孔的远离所述衬底的部分侧壁裸露，剩余的所述预备基底结构为基底结构，所述沟道孔中未被填充的部分形成凹槽；在所述凹槽中形成插塞；在所述插塞的裸露表面上形成导电柱。

可选地，去除部分的所述栅介电层，使得所述沟道孔的远离所述衬底的部分侧壁裸露，包括：采用各项同性刻蚀法刻蚀所述栅介电层，使得所述沟道孔的远离所述衬底的部分侧壁裸露。

可选地，所述栅介电层包括沿远离所述沟道孔的侧壁方向依次叠置的电荷阻挡层、电子捕获层、隧穿层以及沟道层，采用各项同性刻蚀法刻蚀所述栅介电层，使得所述沟道孔的远离所述衬底的部分侧壁裸露，包括：向反应腔内依次通入包括氢氟酸的第一刻蚀液和包括四甲基氢氧化铵的第二刻蚀液，以去除部分的所述沟道层，使得部分的所述隧穿层裸露；向所述反应腔内依次通入包括所述氢氟酸的第三刻蚀液、包括磷酸的第四刻蚀液以及所述第三刻蚀液，以依次去除裸露的所述隧穿层、所述电子捕获层以及所述电荷阻挡层，或者控制所述反应腔的温度在55℃-70℃范围内，且向所述反应腔内通入包括氢氟酸的第五刻蚀液，以依次去除裸露的所述隧穿层、所述电子捕获层以及所述电荷阻挡层。

可选地，所述栅介电层包括沿远离所述沟道孔的侧壁方向依次层叠的电荷阻挡层、电子捕获层、隧穿层以及沟道层，采用各项同性刻蚀法刻蚀所述栅介电层，使得所述沟道孔的远离所述衬底的部分侧壁裸露，包括：向反应腔内通入包括氯化氢和/或者氯气的第一刻蚀气体，以去除部分的所述沟道层，使得部分的所述隧穿层裸露；向所述反应腔内通入包括碳氟化合物的第二刻蚀气体，以依次去除裸露的所述隧穿层、所述电子捕获层以及所述电荷阻挡层。

可选地，形成预备基底结构，包括：提供所述衬底；在所述衬底上形成预备堆叠结构，所述预备堆叠结构包括交替设置的所述绝缘介质层和所述牺牲层；在所述预备堆叠结构内形成贯穿至所述衬底的所述沟道孔；在所述沟道孔中依次形成所述栅介电层以及所述介质材料层。