[发明专利]一种半导体结构及其制备方法、三维存储器

说明书

本发明公开一种半导体结构及其制备方法、三维存储器，涉及三维存储器件技术领域技术领域，用于提供一种可以减少光刻次数且台阶侧壁形貌较佳的台阶结构的技术方案。半导体结构的制备方法包括以下步骤：提供衬底；在所述衬底上依次形成层叠设置的N个堆叠结构；对所述N个堆叠结构依次进行m次光刻和刻蚀，得到具有N个台阶的目标台阶结构；其中，N大于m，所述N与m满足预设关系。半导体结构，根据上述的半导体结构的制备方法制备。三维存储器，包括上述半导体结构。

技术领域

本发明涉及三维存储器件技术领域，尤其涉及一种半导体结构及其制备方法、三维存储器。

背景技术

近年来，闪存(Flash Memory)存储器发展的尤为迅速。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。同时，其他三维存储器件还存在基本相同的集成需求。

在现有的三维结构中，需要在堆叠结构的外围形成台阶区域，以便后续蚀刻接触孔，将控制极字线连出。在台阶的成型过程中，使用光刻胶作为掩膜层，对光刻胶横向刻蚀之后，再对堆叠结构进行刻蚀。因为台阶层数较多，为了减少光刻次数降低成本，大都采用光刻胶横向Trim的工艺，可以在一次光刻的情况下形成多个台阶，但横向刻蚀光刻胶层的同时也会对光刻胶层造成纵向刻蚀，对光刻胶层进行消耗，所以需要形成较厚的光刻胶层，否则会出现光刻胶层消耗过多，损伤台阶层的问题。且在横向刻蚀时，很容易产生不光滑的侧壁，这会导致光刻胶掩膜图形向下传递至下层薄膜时，形成的台阶侧壁粗糙度较高，进而影响台阶尺寸的精确度等。

发明内容

本发明的目的在于提供一种半导体结构及其制备方法、三维存储器，用于提供一种可以减少光刻次数且台阶侧壁形貌较佳的台阶结构的技术方案。

第一方面，本发明提供一种半导体结构的制备方法，包括以下步骤：提供衬底；在衬底上依次形成层叠设置的N个堆叠结构；对N个堆叠结构依次进行m次光刻和刻蚀，得到具有N个台阶的目标台阶结构；其中，N大于m，所述N与m满足预设关系。

与现有技术相比，本发明提供的半导体结构的制备方法对N个堆叠结构依次进行m次光刻和刻蚀，得到具有N个台阶的目标台阶结构。可见，本发明是通过直接光刻和刻蚀的方法形成目标台阶结构中的每个台阶，相对于现有技术中，采用光刻胶横向Trim的工艺很容易产生不光滑的侧壁，从而导致光刻胶掩膜图形向下传递至下层薄膜时，形成的台阶侧壁粗糙度较高，进而影响台阶尺寸的精确度，本发明在光刻后，采用刻蚀的方式形成台阶，因此可以精确控制台阶的形貌和尺寸。

再者，本发明中目标台阶结构中的台阶个数大于光刻的次数，因此，可以减小光刻次数。

优选的，所述预设关系为：

N＝2^m-1。

优选的，每个所述堆叠结构包括自下而上层叠设置的第一牺牲层和第一绝缘层；

或，每个所述堆叠结构包括自下而上层叠设置的第一金属层和第一绝缘层。

优选的，所述目标台阶结构中的每个台阶由相应所述堆叠结构经过一次或多次光刻和刻蚀形成。

优选的，每个所述台阶至少包括第二牺牲层，所述第二牺牲层由相应所述堆叠结构中的第一牺牲层经过一次或多次光刻和刻蚀形成；

或，每个所述台阶至少包括相应所述堆叠结构中的第二金属层，所述第二金属层由相应所述堆叠结构中的第一金属层经过一次或多次光刻和刻蚀形成。

优选的，当每个所述台阶至少包括相应所述堆叠结构中的第二牺牲层时，所述半导体结构的制备方法还包括：

去除所述目标台阶结构中的所述第二牺牲层；

在所述第二牺牲层所在的区域形成第三金属层，得到新的目标台阶结构。