[发明专利]非易失性存储器及其编程方法在审
| 申请号： | 202111286712.0 | 申请日： | 2021-11-02 |
| 公开（公告）号： | CN115641895A | 公开（公告）日： | 2023-01-24 |
| 发明（设计）人： | 曾柏皓;李峯旻;李永骏 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | G11C16/12 | 分类号： | G11C16/12;G11C16/14;G11C16/34 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 王文思 |
| 地址： | 中国台湾新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 非易失性存储器 及其 编程 方法 | ||
1.一种非易失性存储器的编程方法，包括：
执行一粗略编程程序，以将所有位于一擦除状态的多个存储单元编程至2N-1或2N个编程状态，其中N为一正整数；以及
执行一精细编程程序，以将所有这些存储单元推至2N-1或2N个验证电平。
2.根据权利要求1所述的非易失性存储器的编程方法，其中在执行该粗略编程程序之后，位于该擦除状态的这些存储单元的数量为0。
3.根据权利要求1所述的非易失性存储器的编程方法，其中各该编程状态的阈值电压不同于该擦除状态的阈值电压。
4.根据权利要求1所述的非易失性存储器的编程方法，其中
若该非易失性存储器为一多层单元存储器，N为2，在执行该粗略编程程序之后，所有位于该擦除状态的这些存储单元均被编程为3或4个这些编程状态；
若该非易失性存储器为一三层单元存储器，N为3，在执行该粗略编程程序之后，所有位于该擦除状态的这些存储单元均被编程为7或8个这些编程状态；
若该非易失性存储器为一四层单元存储器，N为4，在执行该粗略编程程序之后，所有位于该擦除状态的这些存储单元均被编程为15或16个这些编程状态；以及
若该非易失性存储器为一五层单元存储器，N为5，在执行该粗略编程程序之后，所有位于该擦除状态的这些存储单元均被编程为31或32个这些编程状态。
5.根据权利要求1所述的非易失性存储器的编程方法，其中在执行该粗略编程程序之后，位于该编程状态的这些存储单元用以进行数据储存。
6.一种非易失性存储器，包括：
一存储器阵列，包括多个存储单元；以及
一控制器，用以
执行一粗略编程程序，以将所有位于一擦除状态的这些存储单元编程至2N-1或2N个编程状态，其中N为一正整数；及
执行一精细编程程序，以将所有这些存储单元推至2N-1或2N个验证电平。
7.根据权利要求6所述的非易失性存储器，其中在执行该粗略编程程序之后，位于该擦除状态的存储单元的数量为0。
8.根据权利要求6所述的非易失性存储器，其中各该编程状态的阈值电压不同于该擦除状态的阈值电压。
9.根据权利要求6所述的非易失性存储器，其中
若该非易失性存储器为一多层单元存储器，N为2，在执行该粗略编程程序之后，所有位于该擦除状态的这些存储单元均被编程为3或4个这些编程状态；
若该非易失性存储器为一三层单元存储器，N为3，在执行该粗略编程程序之后，所有位于该擦除状态的这些存储单元均被编程为7或8个这些编程状态；
若该非易失性存储器为一四层单元存储器，N为4，在执行该粗略编程程序之后，所有位于该擦除状态的这些存储单元均被编程为15或16个这些编程状态；以及
若该非易失性存储器为一五层单元存储器，N为5，在执行该粗略编程程序之后，所有位于该擦除状态的这些存储单元均被编程为31或32个这些编程状态。
10.一种非易失性存储器的编程方法，包括：
执行一粗略编程程序，以将位于一擦除状态的多个存储单元中的每一个编程至2N-1或2N个编程状态的其中之一，其中N为一正整数；以及
执行一精细编程程序，以将这些存储单元的每一个推至2N-1或2N个验证电平的其中之一。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111286712.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：Cu-Ti系铜合金板材、其制造方法和通电部件
- 下一篇：接合结构及其形成方法
