[发明专利]非易失性存储器及其编程方法

说明书

本公开提供了一种非易失性存储器及其编程方法。非易失性存储器的编程方法包括以下步骤。执行一粗略编程程序，以将所有位于一擦除状态的多个存储单元编程至2^N‑1或2^N个编程状态。N为一正整数。执行一精细编程程序，以将所有存储单元推至2^N‑1或2^N个验证电平。

技术领域

本公开是有关于一种存储器及其操作编程方法，且特别是有关于一种非易失性存储器及其编程方法。

背景技术

随着半导体技术的发展，存储器的储存密度不断增加。传统上，需要通过纠错码(error correcting code，ECC)电路来更正存储器的错误，以确保数据正确性。在长时间运作与多次编程/擦除之后，数据的可靠度通常会降低。

随着位数的增加，需要更强的ECC电路。然而，ECC电路会占用存储器面积且增加译码延迟时间。为了改善面积使用率与加速译码速度，研究人员正致力于开发一种不需要ECC电路的存储器或者只需要小面积ECC电路的存储器。

公开内容

本公开有关于一种非易失性存储器及其编程方法，其在编程方法的执行过程中移除了擦除状态，故擦除状态与编程状态之间的位错误大幅减少，因此ECC电路已经不再需要或者可以缩小。

根据本公开的一方面，提出一种非易失性存储器的编程方法。非易失性存储器的编程方法包括以下步骤。执行一粗略编程程序(coarse programming procedure)，以将所有位于一擦除状态(erase state)的多个存储单元编程至2^N-1或2^N个编程状态(programstate)。N为一正整数。执行一精细编程程序(fine programming procedure)，以将所有存储单元推至2^N-1或2^N个验证电平(verify level)。

根据本公开的另一方面，提出一种非易失性存储器。非易失性存储器包括一存储器阵列及一控制器。存储器阵列包括多个存储单元。控制器用以执行一粗略编程程序，以将所有位于一擦除状态(erase state)的多个存储单元编程至2^N-1或2^N个编程状态(programstate)；并执行一精细编程程序(fine programming procedure)，以将所有存储单元推至2^N-1或2^N个验证电平(verify level)。N为一正整数。

根据本公开的再一方面，提出一种非易失性存储器的编程方法。非易失性存储器的编程方法包括以下步骤。执行一粗略编程程序 (coarse programming procedure)，以将位于一擦除状态(erase state) 的多个存储单元中的每一个编程至2^N-1或2^N个编程状态(program state)的其中之一。N为一正整数。执行一精细编程程序(fine programmingprocedure)，以将所有存储单元的每一个推至2^N-1或2^N个验证电平(verify level)的其中之一。

为了对本公开的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：

附图说明

图1为根据一实施例的非易失性存储器的框图。

图2A示例说明非易失性存储器在执行粗略编程程序后的阈值电压分布图。

图2B示例说明非易失性存储器在执行精细编程程序后的阈值电压分布图。

图3说明图2B的非易失性存储器在加热、长时间使用或多次编程/擦除之后的阈值电压分布图。

图4为根据另一实施例的非易失性存储器的框图。