[发明专利]基于反铁电栅介质与氧化物半导体沟道的FeFET及其制备方法

权利要求书

1.一种FeFET器件，其特征在于，包括一绝缘衬底，绝缘衬底上是图形化的背栅电极层，背栅电极层上是反铁电栅介质材料层，反铁电栅介质材料层上是氧化物半导体材料层，该氧化物半导体材料层作为沟道，氧化物半导体沟道上方的左右两侧分别是源和漏接触电极，背栅电极层和氧化物半导体材料层的功函数差为1eV～2eV之间，为反铁电栅介质材料层提供一内建电场，反铁电栅介质材料形成两种不同的存储状态。

2.如权利要求1所述的FeFET器件，其特征在于，所述绝缘衬底选自二氧化硅、氮化硼覆盖的硅片或云母，绝缘衬底的厚度大于50nm。

3.如权利要求1所述的FeFET器件，其特征在于，所述反铁电栅介质材料层选用ZrO₂、Zr:HfO₂、Al:HfO₂或Si:HfO₂，反铁电栅介质材料层的厚度范围为5nm～15nm。

4.如权利要求1所述的FeFET器件，其特征在于，所述背栅电极层选自Pt、Se、Mg、Sc、TiN或W，背栅电极层的厚度范围为10nm～20nm。

5.如权利要求1所述的FeFET器件，其特征在于，所述氧化物半导体材料层选自IGZO、IWO、ITO或ZnO₂，氧化物半导体材料层厚度为5nm～20nm。

6.如权利要求1所述的FeFET器件，其特征在于，所述源、漏接触电极选用Al、Ti、Sc、Cr、Pt、Pd或Au，源、漏接触电极的厚度为50nm左右。

7.如权利要求1所述的FeFET的制备方法，包括以下步骤：

1)在绝缘衬底上光刻暴露出背栅电极图形，通过物理气相沉积或者原子层沉积方法制备背栅电极材料并剥离，形成背栅电极层；

2)通过原子层沉积方法淀积反铁电栅介质材料，形成反铁电栅介质层；

3)通过物理气相沉积或者原子层沉积方法淀积应力层并快速热退火，激活反铁电栅介质层的反铁电性，然后通过湿法腐蚀或者干法刻蚀方法去除应力层；

4)在激活后的反铁电栅介质材料层上光刻暴露出沟道区域图形，通过物理气相沉积或者原子层沉积方法制备氧化物半导体材料并剥离，形成氧化物半导体沟道；

5)在氧化物半导体沟道上方的左右两侧光刻暴露出源、漏电极接触区域，通过物理气相沉积或者原子层沉积方法制备金属性材料并剥离，形成源、漏接触电极。

8.如权利要求7所述的FeFET器件的制备方法，其特征在于，步骤3)中应力层选用的材料为TiN、TaN、Pt、W或Ru。

9.如权利要求7所述的FeFET器件的制备方法，其特征在于，步骤3)中退火过程的温度为350℃～650℃，退火时间为30s～120s。

10.如权利要求7所述的FeFET器件的制备方法，其特征在于，步骤3)中应力层材料的去除采用湿法腐蚀或干法刻蚀。